PLL Digital Multiplicador de Frecuencia integrado en un proceso CMOS estándar
- Autores
- Pacheco, Gonzalo Andrés
- Año de publicación
- 2011
- Idioma
- español castellano
- Tipo de recurso
- documento de conferencia
- Estado
- versión publicada
- Descripción
- En este trabajo se presenta el diseño y layout de un circuito multiplicador de una frecuencia de entrada de 10MHz para obtener una salida de 80MHz a través de un PLL (Phase Locked Loop: Lazo de Seguimiento de Fase) digital, utilizando la tecnología CMOS estándar de 0.6 μm.
Centro de Técnicas Analógico-Digitales - Materia
-
Ingeniería
Circuito multiplicador de la frecuencia - Nivel de accesibilidad
- acceso abierto
- Condiciones de uso
- http://creativecommons.org/licenses/by-nc-sa/4.0/
- Repositorio
.jpg)
- Institución
- Universidad Nacional de La Plata
- OAI Identificador
- oai:sedici.unlp.edu.ar:10915/121930
Ver los metadatos del registro completo
| id |
SEDICI_eed5e79e62d577d10f06c667457cec62 |
|---|---|
| oai_identifier_str |
oai:sedici.unlp.edu.ar:10915/121930 |
| network_acronym_str |
SEDICI |
| repository_id_str |
1329 |
| network_name_str |
SEDICI (UNLP) |
| spelling |
PLL Digital Multiplicador de Frecuencia integrado en un proceso CMOS estándarPacheco, Gonzalo AndrésIngenieríaCircuito multiplicador de la frecuenciaEn este trabajo se presenta el diseño y layout de un circuito multiplicador de una frecuencia de entrada de 10MHz para obtener una salida de 80MHz a través de un PLL (Phase Locked Loop: Lazo de Seguimiento de Fase) digital, utilizando la tecnología CMOS estándar de 0.6 μm.Centro de Técnicas Analógico-Digitales2011-09info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf160-163http://sedici.unlp.edu.ar/handle/10915/121930spainfo:eu-repo/semantics/altIdentifier/isbn/978-950-34-0749-3info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-10-22T17:09:54Zoai:sedici.unlp.edu.ar:10915/121930Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-10-22 17:09:54.439SEDICI (UNLP) - Universidad Nacional de La Platafalse |
| dc.title.none.fl_str_mv |
PLL Digital Multiplicador de Frecuencia integrado en un proceso CMOS estándar |
| title |
PLL Digital Multiplicador de Frecuencia integrado en un proceso CMOS estándar |
| spellingShingle |
PLL Digital Multiplicador de Frecuencia integrado en un proceso CMOS estándar Pacheco, Gonzalo Andrés Ingeniería Circuito multiplicador de la frecuencia |
| title_short |
PLL Digital Multiplicador de Frecuencia integrado en un proceso CMOS estándar |
| title_full |
PLL Digital Multiplicador de Frecuencia integrado en un proceso CMOS estándar |
| title_fullStr |
PLL Digital Multiplicador de Frecuencia integrado en un proceso CMOS estándar |
| title_full_unstemmed |
PLL Digital Multiplicador de Frecuencia integrado en un proceso CMOS estándar |
| title_sort |
PLL Digital Multiplicador de Frecuencia integrado en un proceso CMOS estándar |
| dc.creator.none.fl_str_mv |
Pacheco, Gonzalo Andrés |
| author |
Pacheco, Gonzalo Andrés |
| author_facet |
Pacheco, Gonzalo Andrés |
| author_role |
author |
| dc.subject.none.fl_str_mv |
Ingeniería Circuito multiplicador de la frecuencia |
| topic |
Ingeniería Circuito multiplicador de la frecuencia |
| dc.description.none.fl_txt_mv |
En este trabajo se presenta el diseño y layout de un circuito multiplicador de una frecuencia de entrada de 10MHz para obtener una salida de 80MHz a través de un PLL (Phase Locked Loop: Lazo de Seguimiento de Fase) digital, utilizando la tecnología CMOS estándar de 0.6 μm. Centro de Técnicas Analógico-Digitales |
| description |
En este trabajo se presenta el diseño y layout de un circuito multiplicador de una frecuencia de entrada de 10MHz para obtener una salida de 80MHz a través de un PLL (Phase Locked Loop: Lazo de Seguimiento de Fase) digital, utilizando la tecnología CMOS estándar de 0.6 μm. |
| publishDate |
2011 |
| dc.date.none.fl_str_mv |
2011-09 |
| dc.type.none.fl_str_mv |
info:eu-repo/semantics/conferenceObject info:eu-repo/semantics/publishedVersion Objeto de conferencia http://purl.org/coar/resource_type/c_5794 info:ar-repo/semantics/documentoDeConferencia |
| format |
conferenceObject |
| status_str |
publishedVersion |
| dc.identifier.none.fl_str_mv |
http://sedici.unlp.edu.ar/handle/10915/121930 |
| url |
http://sedici.unlp.edu.ar/handle/10915/121930 |
| dc.language.none.fl_str_mv |
spa |
| language |
spa |
| dc.relation.none.fl_str_mv |
info:eu-repo/semantics/altIdentifier/isbn/978-950-34-0749-3 |
| dc.rights.none.fl_str_mv |
info:eu-repo/semantics/openAccess http://creativecommons.org/licenses/by-nc-sa/4.0/ Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0) |
| eu_rights_str_mv |
openAccess |
| rights_invalid_str_mv |
http://creativecommons.org/licenses/by-nc-sa/4.0/ Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0) |
| dc.format.none.fl_str_mv |
application/pdf 160-163 |
| dc.source.none.fl_str_mv |
reponame:SEDICI (UNLP) instname:Universidad Nacional de La Plata instacron:UNLP |
| reponame_str |
SEDICI (UNLP) |
| collection |
SEDICI (UNLP) |
| instname_str |
Universidad Nacional de La Plata |
| instacron_str |
UNLP |
| institution |
UNLP |
| repository.name.fl_str_mv |
SEDICI (UNLP) - Universidad Nacional de La Plata |
| repository.mail.fl_str_mv |
alira@sedici.unlp.edu.ar |
| _version_ |
1846783430668320768 |
| score |
12.982451 |