Integración de bloques IP en diseños SoC

Autores
Villagarcía Wanza, Horacio A.; Bria, Oscar N.
Año de publicación
2002
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
La metodología de diseño de sistemas SoC basándose en bloques IP (Hard o Soft) presenta diversos retos, desde las cuestiones relativas a la síntesis y validación de cada bloque IP, hasta las características de integración física y verificación funcional del sistema completo. Nos propusimos abordar la temática del diseño de bloques IP basándonos en descripciones de hardware por lenguaje (en particular VHDL) y avanzar en los mecanismos para re-utilizar dichos bloques como parte de distintos sistemas.
Eje: Procesamiento Concurrente, Paralelo y Distribuido
Red de Universidades con Carreras en Informática (RedUNCI)
Materia
Ciencias Informáticas
Arquitectura de Computadoras
Parallel
SoC -System on a Chip-
Distributed
bloques IP -Intellectual Property-
VHDL
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/21941
Acceder
id SEDICI_62ba2712b84b692f161e2b44af90af1e
oai_identifier_str oai:sedici.unlp.edu.ar:10915/21941
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Integración de bloques IP en diseños SoCVillagarcía Wanza, Horacio A.Bria, Oscar N.Ciencias InformáticasArquitectura de ComputadorasParallelSoC -System on a Chip-Distributedbloques IP -Intellectual Property-VHDLLa metodología de diseño de sistemas SoC basándose en bloques IP (Hard o Soft) presenta diversos retos, desde las cuestiones relativas a la síntesis y validación de cada bloque IP, hasta las características de integración física y verificación funcional del sistema completo. Nos propusimos abordar la temática del diseño de bloques IP basándonos en descripciones de hardware por lenguaje (en particular VHDL) y avanzar en los mecanismos para re-utilizar dichos bloques como parte de distintos sistemas.Eje: Procesamiento Concurrente, Paralelo y DistribuidoRed de Universidades con Carreras en Informática (RedUNCI)2002-05info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf406-408http://sedici.unlp.edu.ar/handle/10915/21941spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/2.5/ar/Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-29T10:54:51Zoai:sedici.unlp.edu.ar:10915/21941Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-29 10:54:52.215SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Integración de bloques IP en diseños SoC
title Integración de bloques IP en diseños SoC
spellingShingle Integración de bloques IP en diseños SoC
Villagarcía Wanza, Horacio A.
Ciencias Informáticas
Arquitectura de Computadoras
Parallel
SoC -System on a Chip-
Distributed
bloques IP -Intellectual Property-
VHDL
title_short Integración de bloques IP en diseños SoC
title_full Integración de bloques IP en diseños SoC
title_fullStr Integración de bloques IP en diseños SoC
title_full_unstemmed Integración de bloques IP en diseños SoC
title_sort Integración de bloques IP en diseños SoC
dc.creator.none.fl_str_mv Villagarcía Wanza, Horacio A.
Bria, Oscar N.
author Villagarcía Wanza, Horacio A.
author_facet Villagarcía Wanza, Horacio A.
Bria, Oscar N.
author_role author
author2 Bria, Oscar N.
author2_role author
dc.subject.none.fl_str_mv Ciencias Informáticas
Arquitectura de Computadoras
Parallel
SoC -System on a Chip-
Distributed
bloques IP -Intellectual Property-
VHDL
topic Ciencias Informáticas
Arquitectura de Computadoras
Parallel
SoC -System on a Chip-
Distributed
bloques IP -Intellectual Property-
VHDL
dc.description.none.fl_txt_mv La metodología de diseño de sistemas SoC basándose en bloques IP (Hard o Soft) presenta diversos retos, desde las cuestiones relativas a la síntesis y validación de cada bloque IP, hasta las características de integración física y verificación funcional del sistema completo. Nos propusimos abordar la temática del diseño de bloques IP basándonos en descripciones de hardware por lenguaje (en particular VHDL) y avanzar en los mecanismos para re-utilizar dichos bloques como parte de distintos sistemas.
Eje: Procesamiento Concurrente, Paralelo y Distribuido
Red de Universidades con Carreras en Informática (RedUNCI)
description La metodología de diseño de sistemas SoC basándose en bloques IP (Hard o Soft) presenta diversos retos, desde las cuestiones relativas a la síntesis y validación de cada bloque IP, hasta las características de integración física y verificación funcional del sistema completo. Nos propusimos abordar la temática del diseño de bloques IP basándonos en descripciones de hardware por lenguaje (en particular VHDL) y avanzar en los mecanismos para re-utilizar dichos bloques como parte de distintos sistemas.
publishDate 2002
dc.date.none.fl_str_mv 2002-05
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/21941
url http://sedici.unlp.edu.ar/handle/10915/21941
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
dc.format.none.fl_str_mv application/pdf
406-408
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1844615806526160896
score 13.069144

Publicaciones similares