Implementación de MODBUS en FPGA mediante VHDL – Capa de Enlace –

Autores
Olmedo Sergio; Guanuco, Luis; Panozzo Zenere, Jonatan; Rubio, Agustin
Año de publicación
2011
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
La descripción de hardware, mediante la programación en VHDL, permite una amplia versatilidad en el diseño de circuitos digitales. En este artículo se presenta una descripción sobre la realización de una comunicación entre dispositivos lógicos programables, según el protocolo MODBUS. Este estándar de comunicación, de amplia aceptación, define protocolos para las capas de “Aplicación”, “Enlace” y “Física”. En este documento se aborda el desarrollo del mismo en “Capa de Enlace”, y de manera resumida la forma en que esta interactúa con las otras dos capas. Esto se lleva a cabo mediante la descripción de los principales bloques, la síntesis, simulación y finalmente implementación en dispositivos FPGA.
Sección: Diseño de Hardware FPGA
Centro de Técnicas Analógico-Digitales
Materia
Ingeniería
MODBUS
Data-Link
FPGA
VHDL
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/121538
Acceder
id SEDICI_5ae410903336c7f9e5f335c163213632
oai_identifier_str oai:sedici.unlp.edu.ar:10915/121538
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Implementación de MODBUS en FPGA mediante VHDL – Capa de Enlace –Olmedo SergioGuanuco, LuisPanozzo Zenere, JonatanRubio, AgustinIngenieríaMODBUSData-LinkFPGAVHDLLa descripción de hardware, mediante la programación en VHDL, permite una amplia versatilidad en el diseño de circuitos digitales. En este artículo se presenta una descripción sobre la realización de una comunicación entre dispositivos lógicos programables, según el protocolo MODBUS. Este estándar de comunicación, de amplia aceptación, define protocolos para las capas de “Aplicación”, “Enlace” y “Física”. En este documento se aborda el desarrollo del mismo en “Capa de Enlace”, y de manera resumida la forma en que esta interactúa con las otras dos capas. Esto se lleva a cabo mediante la descripción de los principales bloques, la síntesis, simulación y finalmente implementación en dispositivos FPGA.Sección: Diseño de Hardware FPGACentro de Técnicas Analógico-Digitales2011-09info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf101-105http://sedici.unlp.edu.ar/handle/10915/121538spainfo:eu-repo/semantics/altIdentifier/isbn/978-950-34-0749-3info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-03T11:00:58Zoai:sedici.unlp.edu.ar:10915/121538Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-03 11:00:59.001SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Implementación de MODBUS en FPGA mediante VHDL – Capa de Enlace –
title Implementación de MODBUS en FPGA mediante VHDL – Capa de Enlace –
spellingShingle Implementación de MODBUS en FPGA mediante VHDL – Capa de Enlace –
Olmedo Sergio
Ingeniería
MODBUS
Data-Link
FPGA
VHDL
title_short Implementación de MODBUS en FPGA mediante VHDL – Capa de Enlace –
title_full Implementación de MODBUS en FPGA mediante VHDL – Capa de Enlace –
title_fullStr Implementación de MODBUS en FPGA mediante VHDL – Capa de Enlace –
title_full_unstemmed Implementación de MODBUS en FPGA mediante VHDL – Capa de Enlace –
title_sort Implementación de MODBUS en FPGA mediante VHDL – Capa de Enlace –
dc.creator.none.fl_str_mv Olmedo Sergio
Guanuco, Luis
Panozzo Zenere, Jonatan
Rubio, Agustin
author Olmedo Sergio
author_facet Olmedo Sergio
Guanuco, Luis
Panozzo Zenere, Jonatan
Rubio, Agustin
author_role author
author2 Guanuco, Luis
Panozzo Zenere, Jonatan
Rubio, Agustin
author2_role author
author
author
dc.subject.none.fl_str_mv Ingeniería
MODBUS
Data-Link
FPGA
VHDL
topic Ingeniería
MODBUS
Data-Link
FPGA
VHDL
dc.description.none.fl_txt_mv La descripción de hardware, mediante la programación en VHDL, permite una amplia versatilidad en el diseño de circuitos digitales. En este artículo se presenta una descripción sobre la realización de una comunicación entre dispositivos lógicos programables, según el protocolo MODBUS. Este estándar de comunicación, de amplia aceptación, define protocolos para las capas de “Aplicación”, “Enlace” y “Física”. En este documento se aborda el desarrollo del mismo en “Capa de Enlace”, y de manera resumida la forma en que esta interactúa con las otras dos capas. Esto se lleva a cabo mediante la descripción de los principales bloques, la síntesis, simulación y finalmente implementación en dispositivos FPGA.
Sección: Diseño de Hardware FPGA
Centro de Técnicas Analógico-Digitales
description La descripción de hardware, mediante la programación en VHDL, permite una amplia versatilidad en el diseño de circuitos digitales. En este artículo se presenta una descripción sobre la realización de una comunicación entre dispositivos lógicos programables, según el protocolo MODBUS. Este estándar de comunicación, de amplia aceptación, define protocolos para las capas de “Aplicación”, “Enlace” y “Física”. En este documento se aborda el desarrollo del mismo en “Capa de Enlace”, y de manera resumida la forma en que esta interactúa con las otras dos capas. Esto se lleva a cabo mediante la descripción de los principales bloques, la síntesis, simulación y finalmente implementación en dispositivos FPGA.
publishDate 2011
dc.date.none.fl_str_mv 2011-09
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/121538
url http://sedici.unlp.edu.ar/handle/10915/121538
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/isbn/978-950-34-0749-3
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.format.none.fl_str_mv application/pdf
101-105
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1842260505320751105
score 13.13397

Publicaciones similares