Mapas auto-organizativos dentro de un FPGA : Redes neuronales

Autores
Namiot, Matías; Capossio, Leonardo; Rapallini, José Antonio; Quijano, Antonio Adrián
Año de publicación
2011
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
El objetivo de este trabajo es la implementación de un algoritmo de Mapas Auto-Organizativos (SOM, en inglés Self- Organizing Map) aplicable a un dispositivo programable del tipo FPGA (Field Programmable Gate Array) para procesar datos de diferentes problemas.
Sección: Diseño de hardware FPGA
Centro de Técnicas Analógico-Digitales
Materia
Ingeniería
Redes neuronales
FPGA
SOM
VHDL
Self- Organizing Map
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/121416
Acceder
id SEDICI_51726fd749409bd7148ed43f16ca2270
oai_identifier_str oai:sedici.unlp.edu.ar:10915/121416
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Mapas auto-organizativos dentro de un FPGA : Redes neuronalesNamiot, MatíasCapossio, LeonardoRapallini, José AntonioQuijano, Antonio AdriánIngenieríaRedes neuronalesFPGASOMVHDLSelf- Organizing MapEl objetivo de este trabajo es la implementación de un algoritmo de Mapas Auto-Organizativos (SOM, en inglés Self- Organizing Map) aplicable a un dispositivo programable del tipo FPGA (Field Programmable Gate Array) para procesar datos de diferentes problemas.Sección: Diseño de hardware FPGACentro de Técnicas Analógico-Digitales2011-09info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf49-52http://sedici.unlp.edu.ar/handle/10915/121416spainfo:eu-repo/semantics/altIdentifier/isbn/978-950-34-0749-3info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-03T11:00:56Zoai:sedici.unlp.edu.ar:10915/121416Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-03 11:00:57.249SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Mapas auto-organizativos dentro de un FPGA : Redes neuronales
title Mapas auto-organizativos dentro de un FPGA : Redes neuronales
spellingShingle Mapas auto-organizativos dentro de un FPGA : Redes neuronales
Namiot, Matías
Ingeniería
Redes neuronales
FPGA
SOM
VHDL
Self- Organizing Map
title_short Mapas auto-organizativos dentro de un FPGA : Redes neuronales
title_full Mapas auto-organizativos dentro de un FPGA : Redes neuronales
title_fullStr Mapas auto-organizativos dentro de un FPGA : Redes neuronales
title_full_unstemmed Mapas auto-organizativos dentro de un FPGA : Redes neuronales
title_sort Mapas auto-organizativos dentro de un FPGA : Redes neuronales
dc.creator.none.fl_str_mv Namiot, Matías
Capossio, Leonardo
Rapallini, José Antonio
Quijano, Antonio Adrián
author Namiot, Matías
author_facet Namiot, Matías
Capossio, Leonardo
Rapallini, José Antonio
Quijano, Antonio Adrián
author_role author
author2 Capossio, Leonardo
Rapallini, José Antonio
Quijano, Antonio Adrián
author2_role author
author
author
dc.subject.none.fl_str_mv Ingeniería
Redes neuronales
FPGA
SOM
VHDL
Self- Organizing Map
topic Ingeniería
Redes neuronales
FPGA
SOM
VHDL
Self- Organizing Map
dc.description.none.fl_txt_mv El objetivo de este trabajo es la implementación de un algoritmo de Mapas Auto-Organizativos (SOM, en inglés Self- Organizing Map) aplicable a un dispositivo programable del tipo FPGA (Field Programmable Gate Array) para procesar datos de diferentes problemas.
Sección: Diseño de hardware FPGA
Centro de Técnicas Analógico-Digitales
description El objetivo de este trabajo es la implementación de un algoritmo de Mapas Auto-Organizativos (SOM, en inglés Self- Organizing Map) aplicable a un dispositivo programable del tipo FPGA (Field Programmable Gate Array) para procesar datos de diferentes problemas.
publishDate 2011
dc.date.none.fl_str_mv 2011-09
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/121416
url http://sedici.unlp.edu.ar/handle/10915/121416
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/isbn/978-950-34-0749-3
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.format.none.fl_str_mv application/pdf
49-52
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1842260504881397760
score 13.13397

Publicaciones similares