Herramienta para diseño automático de arquitecturas a medida basadas en redes neuronales para reconocimiento de patrones visuales
- Autores
- Leiva, Lucas; Acosta, Nelson; Vázquez, Martín Osvaldo
- Año de publicación
- 2006
- Idioma
- español castellano
- Tipo de recurso
- documento de conferencia
- Estado
- versión publicada
- Descripción
- El trabajo propone la construcción de una herramienta con interfaz intuitiva capaz de generar arquitecturas hardware de reconocimiento de patrones a partir de un conjunto de especificaciones de alto nivel ingresadas por el usuario. La salida de la herramienta es código de descripción hardware sintetizable (VHDL) que se utiliza para la configuración de una FPGA. Se propone que la herramienta facilite todas las etapas del desarrollo de sistemas de reconocimiento de patrones visuales.
Eje: Arquitectura, redes y sistemas operativos
Red de Universidades con Carreras en Informática (RedUNCI) - Materia
-
Ciencias Informáticas
arquitectura
Neural nets
VHDL
FPGA
sistema operativo
Reconocimiento de Patrones
Redes Neuronales
Sistemas Embebidos - Nivel de accesibilidad
- acceso abierto
- Condiciones de uso
- http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
- Repositorio
- Institución
- Universidad Nacional de La Plata
- OAI Identificador
- oai:sedici.unlp.edu.ar:10915/20869
Ver los metadatos del registro completo
id |
SEDICI_797fe81c346a359d3b3006acb0425204 |
---|---|
oai_identifier_str |
oai:sedici.unlp.edu.ar:10915/20869 |
network_acronym_str |
SEDICI |
repository_id_str |
1329 |
network_name_str |
SEDICI (UNLP) |
spelling |
Herramienta para diseño automático de arquitecturas a medida basadas en redes neuronales para reconocimiento de patrones visualesLeiva, LucasAcosta, NelsonVázquez, Martín OsvaldoCiencias InformáticasarquitecturaNeural netsVHDLFPGAsistema operativoReconocimiento de PatronesRedes NeuronalesSistemas EmbebidosEl trabajo propone la construcción de una herramienta con interfaz intuitiva capaz de generar arquitecturas hardware de reconocimiento de patrones a partir de un conjunto de especificaciones de alto nivel ingresadas por el usuario. La salida de la herramienta es código de descripción hardware sintetizable (VHDL) que se utiliza para la configuración de una FPGA. Se propone que la herramienta facilite todas las etapas del desarrollo de sistemas de reconocimiento de patrones visuales.Eje: Arquitectura, redes y sistemas operativosRed de Universidades con Carreras en Informática (RedUNCI)2006-06info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdfhttp://sedici.unlp.edu.ar/handle/10915/20869spainfo:eu-repo/semantics/altIdentifier/isbn/950-9474-35-5info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/2.5/ar/Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-03T10:27:14Zoai:sedici.unlp.edu.ar:10915/20869Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-03 10:27:15.125SEDICI (UNLP) - Universidad Nacional de La Platafalse |
dc.title.none.fl_str_mv |
Herramienta para diseño automático de arquitecturas a medida basadas en redes neuronales para reconocimiento de patrones visuales |
title |
Herramienta para diseño automático de arquitecturas a medida basadas en redes neuronales para reconocimiento de patrones visuales |
spellingShingle |
Herramienta para diseño automático de arquitecturas a medida basadas en redes neuronales para reconocimiento de patrones visuales Leiva, Lucas Ciencias Informáticas arquitectura Neural nets VHDL FPGA sistema operativo Reconocimiento de Patrones Redes Neuronales Sistemas Embebidos |
title_short |
Herramienta para diseño automático de arquitecturas a medida basadas en redes neuronales para reconocimiento de patrones visuales |
title_full |
Herramienta para diseño automático de arquitecturas a medida basadas en redes neuronales para reconocimiento de patrones visuales |
title_fullStr |
Herramienta para diseño automático de arquitecturas a medida basadas en redes neuronales para reconocimiento de patrones visuales |
title_full_unstemmed |
Herramienta para diseño automático de arquitecturas a medida basadas en redes neuronales para reconocimiento de patrones visuales |
title_sort |
Herramienta para diseño automático de arquitecturas a medida basadas en redes neuronales para reconocimiento de patrones visuales |
dc.creator.none.fl_str_mv |
Leiva, Lucas Acosta, Nelson Vázquez, Martín Osvaldo |
author |
Leiva, Lucas |
author_facet |
Leiva, Lucas Acosta, Nelson Vázquez, Martín Osvaldo |
author_role |
author |
author2 |
Acosta, Nelson Vázquez, Martín Osvaldo |
author2_role |
author author |
dc.subject.none.fl_str_mv |
Ciencias Informáticas arquitectura Neural nets VHDL FPGA sistema operativo Reconocimiento de Patrones Redes Neuronales Sistemas Embebidos |
topic |
Ciencias Informáticas arquitectura Neural nets VHDL FPGA sistema operativo Reconocimiento de Patrones Redes Neuronales Sistemas Embebidos |
dc.description.none.fl_txt_mv |
El trabajo propone la construcción de una herramienta con interfaz intuitiva capaz de generar arquitecturas hardware de reconocimiento de patrones a partir de un conjunto de especificaciones de alto nivel ingresadas por el usuario. La salida de la herramienta es código de descripción hardware sintetizable (VHDL) que se utiliza para la configuración de una FPGA. Se propone que la herramienta facilite todas las etapas del desarrollo de sistemas de reconocimiento de patrones visuales. Eje: Arquitectura, redes y sistemas operativos Red de Universidades con Carreras en Informática (RedUNCI) |
description |
El trabajo propone la construcción de una herramienta con interfaz intuitiva capaz de generar arquitecturas hardware de reconocimiento de patrones a partir de un conjunto de especificaciones de alto nivel ingresadas por el usuario. La salida de la herramienta es código de descripción hardware sintetizable (VHDL) que se utiliza para la configuración de una FPGA. Se propone que la herramienta facilite todas las etapas del desarrollo de sistemas de reconocimiento de patrones visuales. |
publishDate |
2006 |
dc.date.none.fl_str_mv |
2006-06 |
dc.type.none.fl_str_mv |
info:eu-repo/semantics/conferenceObject info:eu-repo/semantics/publishedVersion Objeto de conferencia http://purl.org/coar/resource_type/c_5794 info:ar-repo/semantics/documentoDeConferencia |
format |
conferenceObject |
status_str |
publishedVersion |
dc.identifier.none.fl_str_mv |
http://sedici.unlp.edu.ar/handle/10915/20869 |
url |
http://sedici.unlp.edu.ar/handle/10915/20869 |
dc.language.none.fl_str_mv |
spa |
language |
spa |
dc.relation.none.fl_str_mv |
info:eu-repo/semantics/altIdentifier/isbn/950-9474-35-5 |
dc.rights.none.fl_str_mv |
info:eu-repo/semantics/openAccess http://creativecommons.org/licenses/by-nc-sa/2.5/ar/ Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5) |
eu_rights_str_mv |
openAccess |
rights_invalid_str_mv |
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/ Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5) |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:SEDICI (UNLP) instname:Universidad Nacional de La Plata instacron:UNLP |
reponame_str |
SEDICI (UNLP) |
collection |
SEDICI (UNLP) |
instname_str |
Universidad Nacional de La Plata |
instacron_str |
UNLP |
institution |
UNLP |
repository.name.fl_str_mv |
SEDICI (UNLP) - Universidad Nacional de La Plata |
repository.mail.fl_str_mv |
alira@sedici.unlp.edu.ar |
_version_ |
1842260109369016320 |
score |
13.13397 |