Importancia de la no coherencia de cache en un sistema multiprocesador
- Autores
- García, Rafael B.; Ardenghi, Jorge Raúl
- Año de publicación
- 2006
- Idioma
- español castellano
- Tipo de recurso
- documento de conferencia
- Estado
- versión publicada
- Descripción
- La importancia de la memoria cache en un sistema reduciendo el tiempo de acceso efectivo a memoria, se ve potenciada en los sistemas multiprocesador por su contribución a la escalabilidad. El modelo de consistencia de memoria mas aceptado es el secuencial SC, por ser el mas afín a la intuición del programador. Otros modelos, a partir de imponer determinadas características al programa, aseguran una ejecución secuencial con el beneficio de un manejo superior a nivel del software y del hardware. En nuestra opinión, un aspecto que incide fuertemente en la escalabilidad y/o complejidad de un sistema es el de coherencia de cache. Los modelos de consistencia secuencial, y mu- chos de los derivados de este último, requieren mantener coherente la cache. Esto obliga a una serialización de los accesos a locaciones individuales, de aplicación tanto en sistemas UMA (protocolos de snooping) co- mo NUMA (generalmente esquemas de directorio). Dado que típicamente los programas son sincroniza- dos, y en la hipótesis de que se debe ser mas eficiente en los casos mas frecuentes, analizaremos los resul- tados de diferir la coherencia hasta esos puntos, con el objetivo último de alcanzar acceso inmediato, fast access, y a su vez no obstaculizar la optimización a nivel de los compiladores.
Eje: Arquitectura, redes y sistemas operativos
Red de Universidades con Carreras en Informática (RedUNCI) - Materia
-
Ciencias Informáticas
consistencia de memoria
PROCESSOR ARCHITECTURES
arquitectura
Coherence and coordination
coherencia de cache
sistema operativo
Cache memories - Nivel de accesibilidad
- acceso abierto
- Condiciones de uso
- http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
- Repositorio
- Institución
- Universidad Nacional de La Plata
- OAI Identificador
- oai:sedici.unlp.edu.ar:10915/20877
Ver los metadatos del registro completo
id |
SEDICI_31dce9a33257e64486a663784f702d4b |
---|---|
oai_identifier_str |
oai:sedici.unlp.edu.ar:10915/20877 |
network_acronym_str |
SEDICI |
repository_id_str |
1329 |
network_name_str |
SEDICI (UNLP) |
spelling |
Importancia de la no coherencia de cache en un sistema multiprocesadorGarcía, Rafael B.Ardenghi, Jorge RaúlCiencias Informáticasconsistencia de memoriaPROCESSOR ARCHITECTURESarquitecturaCoherence and coordinationcoherencia de cachesistema operativoCache memoriesLa importancia de la memoria cache en un sistema reduciendo el tiempo de acceso efectivo a memoria, se ve potenciada en los sistemas multiprocesador por su contribución a la escalabilidad. El modelo de consistencia de memoria mas aceptado es el secuencial SC, por ser el mas afín a la intuición del programador. Otros modelos, a partir de imponer determinadas características al programa, aseguran una ejecución secuencial con el beneficio de un manejo superior a nivel del software y del hardware. En nuestra opinión, un aspecto que incide fuertemente en la escalabilidad y/o complejidad de un sistema es el de coherencia de cache. Los modelos de consistencia secuencial, y mu- chos de los derivados de este último, requieren mantener coherente la cache. Esto obliga a una serialización de los accesos a locaciones individuales, de aplicación tanto en sistemas UMA (protocolos de snooping) co- mo NUMA (generalmente esquemas de directorio). Dado que típicamente los programas son sincroniza- dos, y en la hipótesis de que se debe ser mas eficiente en los casos mas frecuentes, analizaremos los resul- tados de diferir la coherencia hasta esos puntos, con el objetivo último de alcanzar acceso inmediato, fast access, y a su vez no obstaculizar la optimización a nivel de los compiladores.Eje: Arquitectura, redes y sistemas operativosRed de Universidades con Carreras en Informática (RedUNCI)2006-06info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdfhttp://sedici.unlp.edu.ar/handle/10915/20877spainfo:eu-repo/semantics/altIdentifier/isbn/950-9474-35-5info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/2.5/ar/Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-29T10:54:25Zoai:sedici.unlp.edu.ar:10915/20877Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-29 10:54:25.832SEDICI (UNLP) - Universidad Nacional de La Platafalse |
dc.title.none.fl_str_mv |
Importancia de la no coherencia de cache en un sistema multiprocesador |
title |
Importancia de la no coherencia de cache en un sistema multiprocesador |
spellingShingle |
Importancia de la no coherencia de cache en un sistema multiprocesador García, Rafael B. Ciencias Informáticas consistencia de memoria PROCESSOR ARCHITECTURES arquitectura Coherence and coordination coherencia de cache sistema operativo Cache memories |
title_short |
Importancia de la no coherencia de cache en un sistema multiprocesador |
title_full |
Importancia de la no coherencia de cache en un sistema multiprocesador |
title_fullStr |
Importancia de la no coherencia de cache en un sistema multiprocesador |
title_full_unstemmed |
Importancia de la no coherencia de cache en un sistema multiprocesador |
title_sort |
Importancia de la no coherencia de cache en un sistema multiprocesador |
dc.creator.none.fl_str_mv |
García, Rafael B. Ardenghi, Jorge Raúl |
author |
García, Rafael B. |
author_facet |
García, Rafael B. Ardenghi, Jorge Raúl |
author_role |
author |
author2 |
Ardenghi, Jorge Raúl |
author2_role |
author |
dc.subject.none.fl_str_mv |
Ciencias Informáticas consistencia de memoria PROCESSOR ARCHITECTURES arquitectura Coherence and coordination coherencia de cache sistema operativo Cache memories |
topic |
Ciencias Informáticas consistencia de memoria PROCESSOR ARCHITECTURES arquitectura Coherence and coordination coherencia de cache sistema operativo Cache memories |
dc.description.none.fl_txt_mv |
La importancia de la memoria cache en un sistema reduciendo el tiempo de acceso efectivo a memoria, se ve potenciada en los sistemas multiprocesador por su contribución a la escalabilidad. El modelo de consistencia de memoria mas aceptado es el secuencial SC, por ser el mas afín a la intuición del programador. Otros modelos, a partir de imponer determinadas características al programa, aseguran una ejecución secuencial con el beneficio de un manejo superior a nivel del software y del hardware. En nuestra opinión, un aspecto que incide fuertemente en la escalabilidad y/o complejidad de un sistema es el de coherencia de cache. Los modelos de consistencia secuencial, y mu- chos de los derivados de este último, requieren mantener coherente la cache. Esto obliga a una serialización de los accesos a locaciones individuales, de aplicación tanto en sistemas UMA (protocolos de snooping) co- mo NUMA (generalmente esquemas de directorio). Dado que típicamente los programas son sincroniza- dos, y en la hipótesis de que se debe ser mas eficiente en los casos mas frecuentes, analizaremos los resul- tados de diferir la coherencia hasta esos puntos, con el objetivo último de alcanzar acceso inmediato, fast access, y a su vez no obstaculizar la optimización a nivel de los compiladores. Eje: Arquitectura, redes y sistemas operativos Red de Universidades con Carreras en Informática (RedUNCI) |
description |
La importancia de la memoria cache en un sistema reduciendo el tiempo de acceso efectivo a memoria, se ve potenciada en los sistemas multiprocesador por su contribución a la escalabilidad. El modelo de consistencia de memoria mas aceptado es el secuencial SC, por ser el mas afín a la intuición del programador. Otros modelos, a partir de imponer determinadas características al programa, aseguran una ejecución secuencial con el beneficio de un manejo superior a nivel del software y del hardware. En nuestra opinión, un aspecto que incide fuertemente en la escalabilidad y/o complejidad de un sistema es el de coherencia de cache. Los modelos de consistencia secuencial, y mu- chos de los derivados de este último, requieren mantener coherente la cache. Esto obliga a una serialización de los accesos a locaciones individuales, de aplicación tanto en sistemas UMA (protocolos de snooping) co- mo NUMA (generalmente esquemas de directorio). Dado que típicamente los programas son sincroniza- dos, y en la hipótesis de que se debe ser mas eficiente en los casos mas frecuentes, analizaremos los resul- tados de diferir la coherencia hasta esos puntos, con el objetivo último de alcanzar acceso inmediato, fast access, y a su vez no obstaculizar la optimización a nivel de los compiladores. |
publishDate |
2006 |
dc.date.none.fl_str_mv |
2006-06 |
dc.type.none.fl_str_mv |
info:eu-repo/semantics/conferenceObject info:eu-repo/semantics/publishedVersion Objeto de conferencia http://purl.org/coar/resource_type/c_5794 info:ar-repo/semantics/documentoDeConferencia |
format |
conferenceObject |
status_str |
publishedVersion |
dc.identifier.none.fl_str_mv |
http://sedici.unlp.edu.ar/handle/10915/20877 |
url |
http://sedici.unlp.edu.ar/handle/10915/20877 |
dc.language.none.fl_str_mv |
spa |
language |
spa |
dc.relation.none.fl_str_mv |
info:eu-repo/semantics/altIdentifier/isbn/950-9474-35-5 |
dc.rights.none.fl_str_mv |
info:eu-repo/semantics/openAccess http://creativecommons.org/licenses/by-nc-sa/2.5/ar/ Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5) |
eu_rights_str_mv |
openAccess |
rights_invalid_str_mv |
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/ Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5) |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:SEDICI (UNLP) instname:Universidad Nacional de La Plata instacron:UNLP |
reponame_str |
SEDICI (UNLP) |
collection |
SEDICI (UNLP) |
instname_str |
Universidad Nacional de La Plata |
instacron_str |
UNLP |
institution |
UNLP |
repository.name.fl_str_mv |
SEDICI (UNLP) - Universidad Nacional de La Plata |
repository.mail.fl_str_mv |
alira@sedici.unlp.edu.ar |
_version_ |
1844615801395478528 |
score |
13.070432 |