Diseño e Implementación de Generador de Señal BPSK con Parámetros Regulables

Autores
Morel, Mariano Damián
Año de publicación
2022
Idioma
español castellano
Tipo de recurso
tesis de grado
Estado
versión aceptada
Colaborador/a o director/a de tesis
De Micco, Luciana
Descripción
En este trabajo se diseñó e implementó un generador de señal modulada en fase. El circuito se implementó mediante una FPGA (Field Programmable Gate Array) y un conversor digital analógico (DAC). El sistema desarrollado permite recibir los datos a través de una entrada externa o los genera en forma interna mediante un generador de números pseudo aleatorios (PRNG). El diseño permite variar en un gran rango la cantidad de ciclos de portadora por dato y la frecuencia de portadora, ası́ como la potencia de salida. El circuito utiliza una mı́nima cantidad de recursos de la FPGA gracias a la implementación de la portadora mediante el almacenamiento de un cuarto de ciclo y su correspondiente lógica de lectura.
Fil: Morel, Mariano Damián. Universidad Nacional de Mar del Plata. Facultad de Ingeniería; Argentina
Materia
Generador de señal modulada en fase
FPGA (Field Programmable Gate Array)
Conversor digital analógico (DAC)
Números pseudo aleatorios (PRNG)
Nivel de accesibilidad
acceso abierto
Condiciones de uso
https://creativecommons.org/licenses/by/4.0/
Repositorio
Repositorio Institucional Facultad de Ingeniería - UNMDP
Institución
Universidad Nacional de Mar del Plata. Facultad de Ingeniería
OAI Identificador
oai:rinfi.fi.mdp.edu.ar:123456789/668
Acceder
id RINFIUNMDP_c5f4e72893ee05addc07cf01594ec3e7
oai_identifier_str oai:rinfi.fi.mdp.edu.ar:123456789/668
network_acronym_str RINFIUNMDP
repository_id_str
network_name_str Repositorio Institucional Facultad de Ingeniería - UNMDP
spelling Diseño e Implementación de Generador de Señal BPSK con Parámetros RegulablesMorel, Mariano DamiánGenerador de señal modulada en faseFPGA (Field Programmable Gate Array)Conversor digital analógico (DAC)Números pseudo aleatorios (PRNG)En este trabajo se diseñó e implementó un generador de señal modulada en fase. El circuito se implementó mediante una FPGA (Field Programmable Gate Array) y un conversor digital analógico (DAC). El sistema desarrollado permite recibir los datos a través de una entrada externa o los genera en forma interna mediante un generador de números pseudo aleatorios (PRNG). El diseño permite variar en un gran rango la cantidad de ciclos de portadora por dato y la frecuencia de portadora, ası́ como la potencia de salida. El circuito utiliza una mı́nima cantidad de recursos de la FPGA gracias a la implementación de la portadora mediante el almacenamiento de un cuarto de ciclo y su correspondiente lógica de lectura.Fil: Morel, Mariano Damián. Universidad Nacional de Mar del Plata. Facultad de Ingeniería; ArgentinaUniversidad Nacional de Mar del Plata. Facultad de Ingeniería; ArgentinaDe Micco, Luciana2022-10-03Thesisinfo:eu-repo/semantics/acceptedVersioninfo:eu-repo/semantics/bachelorThesishttp://purl.org/coar/resource_type/c_7a1finfo:ar-repo/semantics/tesisDeGradoapplication/pdfhttp://rinfi.fi.mdp.edu.ar/xmlui/handle/123456789/668spainfo:eu-repo/semantics/openAccesshttps://creativecommons.org/licenses/by/4.0/reponame:Repositorio Institucional Facultad de Ingeniería - UNMDPinstname:Universidad Nacional de Mar del Plata. Facultad de Ingeniería2025-09-29T15:02:41Zoai:rinfi.fi.mdp.edu.ar:123456789/668instacron:FI-UNMDPInstitucionalhttps://rinfi.fi.mdp.edu.ar/Universidad públicahttps://www.fi.mdp.edu.ar/https://rinfi.fi.mdp.edu.ar/oai/snrdjosemrvs@fi.mdp.edu.arArgentinaopendoar:2025-09-29 15:02:41.327Repositorio Institucional Facultad de Ingeniería - UNMDP - Universidad Nacional de Mar del Plata. Facultad de Ingenieríafalse
dc.title.none.fl_str_mv Diseño e Implementación de Generador de Señal BPSK con Parámetros Regulables
title Diseño e Implementación de Generador de Señal BPSK con Parámetros Regulables
spellingShingle Diseño e Implementación de Generador de Señal BPSK con Parámetros Regulables
Morel, Mariano Damián
Generador de señal modulada en fase
FPGA (Field Programmable Gate Array)
Conversor digital analógico (DAC)
Números pseudo aleatorios (PRNG)
title_short Diseño e Implementación de Generador de Señal BPSK con Parámetros Regulables
title_full Diseño e Implementación de Generador de Señal BPSK con Parámetros Regulables
title_fullStr Diseño e Implementación de Generador de Señal BPSK con Parámetros Regulables
title_full_unstemmed Diseño e Implementación de Generador de Señal BPSK con Parámetros Regulables
title_sort Diseño e Implementación de Generador de Señal BPSK con Parámetros Regulables
dc.creator.none.fl_str_mv Morel, Mariano Damián
author Morel, Mariano Damián
author_facet Morel, Mariano Damián
author_role author
dc.contributor.none.fl_str_mv De Micco, Luciana
dc.subject.none.fl_str_mv Generador de señal modulada en fase
FPGA (Field Programmable Gate Array)
Conversor digital analógico (DAC)
Números pseudo aleatorios (PRNG)
topic Generador de señal modulada en fase
FPGA (Field Programmable Gate Array)
Conversor digital analógico (DAC)
Números pseudo aleatorios (PRNG)
dc.description.none.fl_txt_mv En este trabajo se diseñó e implementó un generador de señal modulada en fase. El circuito se implementó mediante una FPGA (Field Programmable Gate Array) y un conversor digital analógico (DAC). El sistema desarrollado permite recibir los datos a través de una entrada externa o los genera en forma interna mediante un generador de números pseudo aleatorios (PRNG). El diseño permite variar en un gran rango la cantidad de ciclos de portadora por dato y la frecuencia de portadora, ası́ como la potencia de salida. El circuito utiliza una mı́nima cantidad de recursos de la FPGA gracias a la implementación de la portadora mediante el almacenamiento de un cuarto de ciclo y su correspondiente lógica de lectura.
Fil: Morel, Mariano Damián. Universidad Nacional de Mar del Plata. Facultad de Ingeniería; Argentina
description En este trabajo se diseñó e implementó un generador de señal modulada en fase. El circuito se implementó mediante una FPGA (Field Programmable Gate Array) y un conversor digital analógico (DAC). El sistema desarrollado permite recibir los datos a través de una entrada externa o los genera en forma interna mediante un generador de números pseudo aleatorios (PRNG). El diseño permite variar en un gran rango la cantidad de ciclos de portadora por dato y la frecuencia de portadora, ası́ como la potencia de salida. El circuito utiliza una mı́nima cantidad de recursos de la FPGA gracias a la implementación de la portadora mediante el almacenamiento de un cuarto de ciclo y su correspondiente lógica de lectura.
publishDate 2022
dc.date.none.fl_str_mv 2022-10-03
dc.type.none.fl_str_mv Thesis
info:eu-repo/semantics/acceptedVersion
info:eu-repo/semantics/bachelorThesis
http://purl.org/coar/resource_type/c_7a1f
info:ar-repo/semantics/tesisDeGrado
status_str acceptedVersion
format bachelorThesis
dc.identifier.none.fl_str_mv http://rinfi.fi.mdp.edu.ar/xmlui/handle/123456789/668
url http://rinfi.fi.mdp.edu.ar/xmlui/handle/123456789/668
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
https://creativecommons.org/licenses/by/4.0/
eu_rights_str_mv openAccess
rights_invalid_str_mv https://creativecommons.org/licenses/by/4.0/
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidad Nacional de Mar del Plata. Facultad de Ingeniería; Argentina
publisher.none.fl_str_mv Universidad Nacional de Mar del Plata. Facultad de Ingeniería; Argentina
dc.source.none.fl_str_mv reponame:Repositorio Institucional Facultad de Ingeniería - UNMDP
instname:Universidad Nacional de Mar del Plata. Facultad de Ingeniería
reponame_str Repositorio Institucional Facultad de Ingeniería - UNMDP
collection Repositorio Institucional Facultad de Ingeniería - UNMDP
instname_str Universidad Nacional de Mar del Plata. Facultad de Ingeniería
repository.name.fl_str_mv Repositorio Institucional Facultad de Ingeniería - UNMDP - Universidad Nacional de Mar del Plata. Facultad de Ingeniería
repository.mail.fl_str_mv josemrvs@fi.mdp.edu.ar
_version_ 1844623361060110336
score 12.559606

Publicaciones similares