Banco de pruebas para múltiples interfaces de comunicación

Autores
Caspe, Franco Santiago
Año de publicación
2018
Idioma
español castellano
Tipo de recurso
tesis de grado
Estado
versión aceptada
Colaborador/a o director/a de tesis
Caspe, Franco Santiago
Caspe, Franco Santiago
Descripción
Desarrollo de una plataforma para simulación de periféricos con múltiples interfaces de comunicación del sistema de comando y control presente en la mayoría de los buques de la Armada Argentina. El desarrollo contempla el diseño de la placa madre que da soporte a una FPGA Spartan 6 y a una tarjeta Discovery STM32F4, junto con un circuito accesorio de conexiones físicas (llamado “DAUGHTER BOARD”), y de un VHDL y firmware funcional. Con el dispositivo a desarrollar, será posible codificar con HDL un bus con 8 interfaces funcionales y su selector de prioridades, como proyecto ulterior al trabajo final basándose en un diseño preexiste que codifica una única interfaz de comunicación. Debido a las restricciones temporales, el trabajo final que se propone queda conformado por el diseño y realización de la placa de soporte, junto con la implementación de una única interfaz sobre la SPARTAN 6, y el firmware adecuado para su utilización.
Fil: Caspe, Franco Santiago. Universidad Tecnológica Nacional. Facultad Regional Bahía Blanca; Argentina.
Peer Reviewed
Materia
Banco de pruebas
FPGA
PCB
BGA
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-nd/4.0/
Repositorio
Repositorio Institucional Abierto (UTN)
Institución
Universidad Tecnológica Nacional
OAI Identificador
oai:ria.utn.edu.ar:20.500.12272/2878
Acceder
id RIAUTN_e00b85c7d38a83363dc2a0b35d9e9edb
oai_identifier_str oai:ria.utn.edu.ar:20.500.12272/2878
network_acronym_str RIAUTN
repository_id_str a
network_name_str Repositorio Institucional Abierto (UTN)
spelling Banco de pruebas para múltiples interfaces de comunicaciónCaspe, Franco SantiagoBanco de pruebasFPGAPCBBGADesarrollo de una plataforma para simulación de periféricos con múltiples interfaces de comunicación del sistema de comando y control presente en la mayoría de los buques de la Armada Argentina. El desarrollo contempla el diseño de la placa madre que da soporte a una FPGA Spartan 6 y a una tarjeta Discovery STM32F4, junto con un circuito accesorio de conexiones físicas (llamado “DAUGHTER BOARD”), y de un VHDL y firmware funcional. Con el dispositivo a desarrollar, será posible codificar con HDL un bus con 8 interfaces funcionales y su selector de prioridades, como proyecto ulterior al trabajo final basándose en un diseño preexiste que codifica una única interfaz de comunicación. Debido a las restricciones temporales, el trabajo final que se propone queda conformado por el diseño y realización de la placa de soporte, junto con la implementación de una única interfaz sobre la SPARTAN 6, y el firmware adecuado para su utilización.Fil: Caspe, Franco Santiago. Universidad Tecnológica Nacional. Facultad Regional Bahía Blanca; Argentina.Peer ReviewedCaspe, Franco SantiagoCaspe, Franco Santiago2018-05-31T20:12:56Z2018-05-31T20:12:56Z2018-04-20info:eu-repo/semantics/bachelorThesisinfo:eu-repo/semantics/acceptedVersionhttp://purl.org/coar/resource_type/c_7a1finfo:ar-repo/semantics/tesisDeGradoapplication/pdfapplication/pdfhttp://hdl.handle.net/20.500.12272/2878spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-nd/4.0/Atribución-NoComercial-SinObraDerivada 4.0 Internacional (CC BY-NC-ND 4.0)Attribution-NonCommercial-NoDerivatives 4.0 Internacionalreponame:Repositorio Institucional Abierto (UTN)instname:Universidad Tecnológica Nacional2025-09-04T11:14:46Zoai:ria.utn.edu.ar:20.500.12272/2878instacron:UTNInstitucionalhttp://ria.utn.edu.ar/Universidad públicaNo correspondehttp://ria.utn.edu.ar/oaigestionria@rec.utn.edu.ar; fsuarez@rec.utn.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:a2025-09-04 11:14:46.39Repositorio Institucional Abierto (UTN) - Universidad Tecnológica Nacionalfalse
dc.title.none.fl_str_mv Banco de pruebas para múltiples interfaces de comunicación
title Banco de pruebas para múltiples interfaces de comunicación
spellingShingle Banco de pruebas para múltiples interfaces de comunicación
Caspe, Franco Santiago
Banco de pruebas
FPGA
PCB
BGA
title_short Banco de pruebas para múltiples interfaces de comunicación
title_full Banco de pruebas para múltiples interfaces de comunicación
title_fullStr Banco de pruebas para múltiples interfaces de comunicación
title_full_unstemmed Banco de pruebas para múltiples interfaces de comunicación
title_sort Banco de pruebas para múltiples interfaces de comunicación
dc.creator.none.fl_str_mv Caspe, Franco Santiago
author Caspe, Franco Santiago
author_facet Caspe, Franco Santiago
author_role author
dc.contributor.none.fl_str_mv Caspe, Franco Santiago
Caspe, Franco Santiago
dc.subject.none.fl_str_mv Banco de pruebas
FPGA
PCB
BGA
topic Banco de pruebas
FPGA
PCB
BGA
dc.description.none.fl_txt_mv Desarrollo de una plataforma para simulación de periféricos con múltiples interfaces de comunicación del sistema de comando y control presente en la mayoría de los buques de la Armada Argentina. El desarrollo contempla el diseño de la placa madre que da soporte a una FPGA Spartan 6 y a una tarjeta Discovery STM32F4, junto con un circuito accesorio de conexiones físicas (llamado “DAUGHTER BOARD”), y de un VHDL y firmware funcional. Con el dispositivo a desarrollar, será posible codificar con HDL un bus con 8 interfaces funcionales y su selector de prioridades, como proyecto ulterior al trabajo final basándose en un diseño preexiste que codifica una única interfaz de comunicación. Debido a las restricciones temporales, el trabajo final que se propone queda conformado por el diseño y realización de la placa de soporte, junto con la implementación de una única interfaz sobre la SPARTAN 6, y el firmware adecuado para su utilización.
Fil: Caspe, Franco Santiago. Universidad Tecnológica Nacional. Facultad Regional Bahía Blanca; Argentina.
Peer Reviewed
description Desarrollo de una plataforma para simulación de periféricos con múltiples interfaces de comunicación del sistema de comando y control presente en la mayoría de los buques de la Armada Argentina. El desarrollo contempla el diseño de la placa madre que da soporte a una FPGA Spartan 6 y a una tarjeta Discovery STM32F4, junto con un circuito accesorio de conexiones físicas (llamado “DAUGHTER BOARD”), y de un VHDL y firmware funcional. Con el dispositivo a desarrollar, será posible codificar con HDL un bus con 8 interfaces funcionales y su selector de prioridades, como proyecto ulterior al trabajo final basándose en un diseño preexiste que codifica una única interfaz de comunicación. Debido a las restricciones temporales, el trabajo final que se propone queda conformado por el diseño y realización de la placa de soporte, junto con la implementación de una única interfaz sobre la SPARTAN 6, y el firmware adecuado para su utilización.
publishDate 2018
dc.date.none.fl_str_mv 2018-05-31T20:12:56Z
2018-05-31T20:12:56Z
2018-04-20
dc.type.none.fl_str_mv info:eu-repo/semantics/bachelorThesis
info:eu-repo/semantics/acceptedVersion
http://purl.org/coar/resource_type/c_7a1f
info:ar-repo/semantics/tesisDeGrado
format bachelorThesis
status_str acceptedVersion
dc.identifier.none.fl_str_mv http://hdl.handle.net/20.500.12272/2878
url http://hdl.handle.net/20.500.12272/2878
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-nd/4.0/
Atribución-NoComercial-SinObraDerivada 4.0 Internacional (CC BY-NC-ND 4.0)
Attribution-NonCommercial-NoDerivatives 4.0 Internacional
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-nd/4.0/
Atribución-NoComercial-SinObraDerivada 4.0 Internacional (CC BY-NC-ND 4.0)
Attribution-NonCommercial-NoDerivatives 4.0 Internacional
dc.format.none.fl_str_mv application/pdf
application/pdf
dc.source.none.fl_str_mv reponame:Repositorio Institucional Abierto (UTN)
instname:Universidad Tecnológica Nacional
reponame_str Repositorio Institucional Abierto (UTN)
collection Repositorio Institucional Abierto (UTN)
instname_str Universidad Tecnológica Nacional
repository.name.fl_str_mv Repositorio Institucional Abierto (UTN) - Universidad Tecnológica Nacional
repository.mail.fl_str_mv gestionria@rec.utn.edu.ar; fsuarez@rec.utn.edu.ar
_version_ 1842344359053230080
score 12.623145

Publicaciones similares