Determinación de la eficiencia en el procesamiento sobre arquitecturas multiprocesador y estrategias de tolerancia a fallos en HPC

Autores
Osio, Jorge Rafael; Montezanti, Diego Miguel; Cappelletti, Marcelo Angel; Kunysz, Eduardo; Morales, Martín
Año de publicación
2020
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
Dentro de la línea de investigación que se está desarrollando, existen varios enfoques. Por un lado se viene trabajando sobre la implementación de algoritmos de procesamiento de imágenes sobre dispositivos reconfigurables, utilizando una combinación de diferentes técnicas de concurrencia y paralelismo para tener en cuenta aspectos comunes de dichos algoritmos, y así mejorar la eficiencia en el procesamiento sobre las imágenes médicas. Por otra parte, debido a que el procesamiento paralelo requiere de la implementación de sistemas de múltiples procesadores, se ha trabajado en el desarrollo de metodología de tolerancia a fallos transitorios, que son cada vez más frecuentes en las arquitecturas paralelas (HPC), y que afectan especialmente a las aplicaciones de cómputo intensivo y ejecuciones de larga duración. Actualmente se está estudiando la detección y recuperación de errores en memorias y dispositivos de procesamiento sometidos a pulsos láser, técnica conocida como Láser Testing.
Eje: Arquitectura, Redes y Sistemas Operativos.
Red de Universidades con Carreras en Informática
Materia
Ciencias Informáticas
Arquitecturas paralelas
Procesamiento de imágenes
Checkpoints de capa de sistema
Tolerancia a fallos
Sistemas multicores
Láser testing
Dispositivos reconfigurables
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/103560
Acceder
id SEDICI_e6af7fdef43b27f2a81a84c62acbcfe8
oai_identifier_str oai:sedici.unlp.edu.ar:10915/103560
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Determinación de la eficiencia en el procesamiento sobre arquitecturas multiprocesador y estrategias de tolerancia a fallos en HPCOsio, Jorge RafaelMontezanti, Diego MiguelCappelletti, Marcelo AngelKunysz, EduardoMorales, MartínCiencias InformáticasArquitecturas paralelasProcesamiento de imágenesCheckpoints de capa de sistemaTolerancia a fallosSistemas multicoresLáser testingDispositivos reconfigurablesDentro de la línea de investigación que se está desarrollando, existen varios enfoques. Por un lado se viene trabajando sobre la implementación de algoritmos de procesamiento de imágenes sobre dispositivos reconfigurables, utilizando una combinación de diferentes técnicas de concurrencia y paralelismo para tener en cuenta aspectos comunes de dichos algoritmos, y así mejorar la eficiencia en el procesamiento sobre las imágenes médicas. Por otra parte, debido a que el procesamiento paralelo requiere de la implementación de sistemas de múltiples procesadores, se ha trabajado en el desarrollo de metodología de tolerancia a fallos transitorios, que son cada vez más frecuentes en las arquitecturas paralelas (HPC), y que afectan especialmente a las aplicaciones de cómputo intensivo y ejecuciones de larga duración. Actualmente se está estudiando la detección y recuperación de errores en memorias y dispositivos de procesamiento sometidos a pulsos láser, técnica conocida como Láser Testing.Eje: Arquitectura, Redes y Sistemas Operativos.Red de Universidades con Carreras en Informática2020-05info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf135-139http://sedici.unlp.edu.ar/handle/10915/103560spainfo:eu-repo/semantics/altIdentifier/isbn/978-987-3714-82-5info:eu-repo/semantics/reference/hdl/10915/103151info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-10-15T11:14:25Zoai:sedici.unlp.edu.ar:10915/103560Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-10-15 11:14:25.481SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Determinación de la eficiencia en el procesamiento sobre arquitecturas multiprocesador y estrategias de tolerancia a fallos en HPC
title Determinación de la eficiencia en el procesamiento sobre arquitecturas multiprocesador y estrategias de tolerancia a fallos en HPC
spellingShingle Determinación de la eficiencia en el procesamiento sobre arquitecturas multiprocesador y estrategias de tolerancia a fallos en HPC
Osio, Jorge Rafael
Ciencias Informáticas
Arquitecturas paralelas
Procesamiento de imágenes
Checkpoints de capa de sistema
Tolerancia a fallos
Sistemas multicores
Láser testing
Dispositivos reconfigurables
title_short Determinación de la eficiencia en el procesamiento sobre arquitecturas multiprocesador y estrategias de tolerancia a fallos en HPC
title_full Determinación de la eficiencia en el procesamiento sobre arquitecturas multiprocesador y estrategias de tolerancia a fallos en HPC
title_fullStr Determinación de la eficiencia en el procesamiento sobre arquitecturas multiprocesador y estrategias de tolerancia a fallos en HPC
title_full_unstemmed Determinación de la eficiencia en el procesamiento sobre arquitecturas multiprocesador y estrategias de tolerancia a fallos en HPC
title_sort Determinación de la eficiencia en el procesamiento sobre arquitecturas multiprocesador y estrategias de tolerancia a fallos en HPC
dc.creator.none.fl_str_mv Osio, Jorge Rafael
Montezanti, Diego Miguel
Cappelletti, Marcelo Angel
Kunysz, Eduardo
Morales, Martín
author Osio, Jorge Rafael
author_facet Osio, Jorge Rafael
Montezanti, Diego Miguel
Cappelletti, Marcelo Angel
Kunysz, Eduardo
Morales, Martín
author_role author
author2 Montezanti, Diego Miguel
Cappelletti, Marcelo Angel
Kunysz, Eduardo
Morales, Martín
author2_role author
author
author
author
dc.subject.none.fl_str_mv Ciencias Informáticas
Arquitecturas paralelas
Procesamiento de imágenes
Checkpoints de capa de sistema
Tolerancia a fallos
Sistemas multicores
Láser testing
Dispositivos reconfigurables
topic Ciencias Informáticas
Arquitecturas paralelas
Procesamiento de imágenes
Checkpoints de capa de sistema
Tolerancia a fallos
Sistemas multicores
Láser testing
Dispositivos reconfigurables
dc.description.none.fl_txt_mv Dentro de la línea de investigación que se está desarrollando, existen varios enfoques. Por un lado se viene trabajando sobre la implementación de algoritmos de procesamiento de imágenes sobre dispositivos reconfigurables, utilizando una combinación de diferentes técnicas de concurrencia y paralelismo para tener en cuenta aspectos comunes de dichos algoritmos, y así mejorar la eficiencia en el procesamiento sobre las imágenes médicas. Por otra parte, debido a que el procesamiento paralelo requiere de la implementación de sistemas de múltiples procesadores, se ha trabajado en el desarrollo de metodología de tolerancia a fallos transitorios, que son cada vez más frecuentes en las arquitecturas paralelas (HPC), y que afectan especialmente a las aplicaciones de cómputo intensivo y ejecuciones de larga duración. Actualmente se está estudiando la detección y recuperación de errores en memorias y dispositivos de procesamiento sometidos a pulsos láser, técnica conocida como Láser Testing.
Eje: Arquitectura, Redes y Sistemas Operativos.
Red de Universidades con Carreras en Informática
description Dentro de la línea de investigación que se está desarrollando, existen varios enfoques. Por un lado se viene trabajando sobre la implementación de algoritmos de procesamiento de imágenes sobre dispositivos reconfigurables, utilizando una combinación de diferentes técnicas de concurrencia y paralelismo para tener en cuenta aspectos comunes de dichos algoritmos, y así mejorar la eficiencia en el procesamiento sobre las imágenes médicas. Por otra parte, debido a que el procesamiento paralelo requiere de la implementación de sistemas de múltiples procesadores, se ha trabajado en el desarrollo de metodología de tolerancia a fallos transitorios, que son cada vez más frecuentes en las arquitecturas paralelas (HPC), y que afectan especialmente a las aplicaciones de cómputo intensivo y ejecuciones de larga duración. Actualmente se está estudiando la detección y recuperación de errores en memorias y dispositivos de procesamiento sometidos a pulsos láser, técnica conocida como Láser Testing.
publishDate 2020
dc.date.none.fl_str_mv 2020-05
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/103560
url http://sedici.unlp.edu.ar/handle/10915/103560
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/isbn/978-987-3714-82-5
info:eu-repo/semantics/reference/hdl/10915/103151
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.format.none.fl_str_mv application/pdf
135-139
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1846064201777283073
score 13.22299

Publicaciones similares