Aplicaciones sobre plataformas de redes neuronales en tiempo real

Autores
Tosini, Marcelo Alejandro; Acosta, Nelson
Año de publicación
2003
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
El presente trabajo pretende el diseño de una metodología para la construcción de aplicaciones basadas en redes neuronales sobre una plataforma Muren. Las aplicaciones se restringen a sistemas de control y reconocimiento de patrones por imágenes. Se describe la arquitectura del sistema de desarrollo Muren, basado en 2 procesadores ZISC de 78 neuronas cada uno, una FPGA Spartan II, bancos de memoria y lógica adicional de comunicación.
Eje: Arquitectura
Red de Universidades con Carreras en Informática (RedUNCI)
Materia
Ciencias Informáticas
Neural nets
Redes neuronales
arquitectura
Tiempo real
Real time
Procesador dedicado
FPGA
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/21395
Acceder
id SEDICI_e39d3d895704a84f5e64753b1cb6fddd
oai_identifier_str oai:sedici.unlp.edu.ar:10915/21395
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Aplicaciones sobre plataformas de redes neuronales en tiempo realTosini, Marcelo AlejandroAcosta, NelsonCiencias InformáticasNeural netsRedes neuronalesarquitecturaTiempo realReal timeProcesador dedicadoFPGAEl presente trabajo pretende el diseño de una metodología para la construcción de aplicaciones basadas en redes neuronales sobre una plataforma Muren. Las aplicaciones se restringen a sistemas de control y reconocimiento de patrones por imágenes. Se describe la arquitectura del sistema de desarrollo Muren, basado en 2 procesadores ZISC de 78 neuronas cada uno, una FPGA Spartan II, bancos de memoria y lógica adicional de comunicación.Eje: ArquitecturaRed de Universidades con Carreras en Informática (RedUNCI)2003-05info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf408-412http://sedici.unlp.edu.ar/handle/10915/21395spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/2.5/ar/Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-10-15T10:47:15Zoai:sedici.unlp.edu.ar:10915/21395Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-10-15 10:47:15.32SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Aplicaciones sobre plataformas de redes neuronales en tiempo real
title Aplicaciones sobre plataformas de redes neuronales en tiempo real
spellingShingle Aplicaciones sobre plataformas de redes neuronales en tiempo real
Tosini, Marcelo Alejandro
Ciencias Informáticas
Neural nets
Redes neuronales
arquitectura
Tiempo real
Real time
Procesador dedicado
FPGA
title_short Aplicaciones sobre plataformas de redes neuronales en tiempo real
title_full Aplicaciones sobre plataformas de redes neuronales en tiempo real
title_fullStr Aplicaciones sobre plataformas de redes neuronales en tiempo real
title_full_unstemmed Aplicaciones sobre plataformas de redes neuronales en tiempo real
title_sort Aplicaciones sobre plataformas de redes neuronales en tiempo real
dc.creator.none.fl_str_mv Tosini, Marcelo Alejandro
Acosta, Nelson
author Tosini, Marcelo Alejandro
author_facet Tosini, Marcelo Alejandro
Acosta, Nelson
author_role author
author2 Acosta, Nelson
author2_role author
dc.subject.none.fl_str_mv Ciencias Informáticas
Neural nets
Redes neuronales
arquitectura
Tiempo real
Real time
Procesador dedicado
FPGA
topic Ciencias Informáticas
Neural nets
Redes neuronales
arquitectura
Tiempo real
Real time
Procesador dedicado
FPGA
dc.description.none.fl_txt_mv El presente trabajo pretende el diseño de una metodología para la construcción de aplicaciones basadas en redes neuronales sobre una plataforma Muren. Las aplicaciones se restringen a sistemas de control y reconocimiento de patrones por imágenes. Se describe la arquitectura del sistema de desarrollo Muren, basado en 2 procesadores ZISC de 78 neuronas cada uno, una FPGA Spartan II, bancos de memoria y lógica adicional de comunicación.
Eje: Arquitectura
Red de Universidades con Carreras en Informática (RedUNCI)
description El presente trabajo pretende el diseño de una metodología para la construcción de aplicaciones basadas en redes neuronales sobre una plataforma Muren. Las aplicaciones se restringen a sistemas de control y reconocimiento de patrones por imágenes. Se describe la arquitectura del sistema de desarrollo Muren, basado en 2 procesadores ZISC de 78 neuronas cada uno, una FPGA Spartan II, bancos de memoria y lógica adicional de comunicación.
publishDate 2003
dc.date.none.fl_str_mv 2003-05
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/21395
url http://sedici.unlp.edu.ar/handle/10915/21395
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
dc.format.none.fl_str_mv application/pdf
408-412
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1846063897791954944
score 13.22299

Publicaciones similares