Equipo didáctico de desarrollo para Procesamiento Digital de Señales utilizando DSPic

Autores
Lumetto, Fabricio; Lunati, Valentín; Núñez, Agustín; Podlubne, Ariel; Visuara, Ezequiel; Luzuriaga, Juan Manuel
Año de publicación
2011
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
Se diseñó y construyó una placa de desarrollo para la arquitectura DSPic de Microchip [1] destinada al procesamiento digital de señales analógicas de frecuencia menores a 300.000 ciclos por segundo. La misma se podrá emplear para adquisición de señales analógicas provenientes de sensores de magnitudes físicas y para el procesamiento de señales de audio, pudiéndose obtener una salida analógica como resultado, o la transmisión de la información a través de protocolos de comunicación de uso general en la industria (RS232, I2C, SPI RS485, USB). Con la placa se podrán experimentar distintas técnicas de filtrado de señales digitales estudiadas en la cátedra de Técnicas Digitales III [2] que hoy en día realiza estas prácticas por simulación. Además, permitirá aplicar técnicas de depuración de código en tiempo real del procesador mediante el uso de un programador para este tipo de tecnología denominado ICD2 [3]. La arquitectura elegida tiene como principales ventajas su disponibilidad, bajo costo, abundancia de bibliografía y soporte técnico, y herramientas de desarrollo gratuitas combinadas con una mediana capacidad de procesamiento.
Sociedad Argentina de Informática e Investigación Operativa
Materia
Ciencias Informáticas
Equipo didáctico
Procesamiento Digital
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/142304
Acceder
id SEDICI_cd8397835904a0db627d405f2040ce16
oai_identifier_str oai:sedici.unlp.edu.ar:10915/142304
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Equipo didáctico de desarrollo para Procesamiento Digital de Señales utilizando DSPicLumetto, FabricioLunati, ValentínNúñez, AgustínPodlubne, ArielVisuara, EzequielLuzuriaga, Juan ManuelCiencias InformáticasEquipo didácticoProcesamiento DigitalSe diseñó y construyó una placa de desarrollo para la arquitectura DSPic de Microchip [1] destinada al procesamiento digital de señales analógicas de frecuencia menores a 300.000 ciclos por segundo. La misma se podrá emplear para adquisición de señales analógicas provenientes de sensores de magnitudes físicas y para el procesamiento de señales de audio, pudiéndose obtener una salida analógica como resultado, o la transmisión de la información a través de protocolos de comunicación de uso general en la industria (RS232, I2C, SPI RS485, USB). Con la placa se podrán experimentar distintas técnicas de filtrado de señales digitales estudiadas en la cátedra de Técnicas Digitales III [2] que hoy en día realiza estas prácticas por simulación. Además, permitirá aplicar técnicas de depuración de código en tiempo real del procesador mediante el uso de un programador para este tipo de tecnología denominado ICD2 [3]. La arquitectura elegida tiene como principales ventajas su disponibilidad, bajo costo, abundancia de bibliografía y soporte técnico, y herramientas de desarrollo gratuitas combinadas con una mediana capacidad de procesamiento.Sociedad Argentina de Informática e Investigación Operativa2011-08info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf124-134http://sedici.unlp.edu.ar/handle/10915/142304spainfo:eu-repo/semantics/altIdentifier/url/https://40jaiio.sadio.org.ar/sites/default/files/T2011/EST/TrabCatedra/1047.pdfinfo:eu-repo/semantics/altIdentifier/issn/1850-2946info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-10-22T17:17:19Zoai:sedici.unlp.edu.ar:10915/142304Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-10-22 17:17:19.62SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Equipo didáctico de desarrollo para Procesamiento Digital de Señales utilizando DSPic
title Equipo didáctico de desarrollo para Procesamiento Digital de Señales utilizando DSPic
spellingShingle Equipo didáctico de desarrollo para Procesamiento Digital de Señales utilizando DSPic
Lumetto, Fabricio
Ciencias Informáticas
Equipo didáctico
Procesamiento Digital
title_short Equipo didáctico de desarrollo para Procesamiento Digital de Señales utilizando DSPic
title_full Equipo didáctico de desarrollo para Procesamiento Digital de Señales utilizando DSPic
title_fullStr Equipo didáctico de desarrollo para Procesamiento Digital de Señales utilizando DSPic
title_full_unstemmed Equipo didáctico de desarrollo para Procesamiento Digital de Señales utilizando DSPic
title_sort Equipo didáctico de desarrollo para Procesamiento Digital de Señales utilizando DSPic
dc.creator.none.fl_str_mv Lumetto, Fabricio
Lunati, Valentín
Núñez, Agustín
Podlubne, Ariel
Visuara, Ezequiel
Luzuriaga, Juan Manuel
author Lumetto, Fabricio
author_facet Lumetto, Fabricio
Lunati, Valentín
Núñez, Agustín
Podlubne, Ariel
Visuara, Ezequiel
Luzuriaga, Juan Manuel
author_role author
author2 Lunati, Valentín
Núñez, Agustín
Podlubne, Ariel
Visuara, Ezequiel
Luzuriaga, Juan Manuel
author2_role author
author
author
author
author
dc.subject.none.fl_str_mv Ciencias Informáticas
Equipo didáctico
Procesamiento Digital
topic Ciencias Informáticas
Equipo didáctico
Procesamiento Digital
dc.description.none.fl_txt_mv Se diseñó y construyó una placa de desarrollo para la arquitectura DSPic de Microchip [1] destinada al procesamiento digital de señales analógicas de frecuencia menores a 300.000 ciclos por segundo. La misma se podrá emplear para adquisición de señales analógicas provenientes de sensores de magnitudes físicas y para el procesamiento de señales de audio, pudiéndose obtener una salida analógica como resultado, o la transmisión de la información a través de protocolos de comunicación de uso general en la industria (RS232, I2C, SPI RS485, USB). Con la placa se podrán experimentar distintas técnicas de filtrado de señales digitales estudiadas en la cátedra de Técnicas Digitales III [2] que hoy en día realiza estas prácticas por simulación. Además, permitirá aplicar técnicas de depuración de código en tiempo real del procesador mediante el uso de un programador para este tipo de tecnología denominado ICD2 [3]. La arquitectura elegida tiene como principales ventajas su disponibilidad, bajo costo, abundancia de bibliografía y soporte técnico, y herramientas de desarrollo gratuitas combinadas con una mediana capacidad de procesamiento.
Sociedad Argentina de Informática e Investigación Operativa
description Se diseñó y construyó una placa de desarrollo para la arquitectura DSPic de Microchip [1] destinada al procesamiento digital de señales analógicas de frecuencia menores a 300.000 ciclos por segundo. La misma se podrá emplear para adquisición de señales analógicas provenientes de sensores de magnitudes físicas y para el procesamiento de señales de audio, pudiéndose obtener una salida analógica como resultado, o la transmisión de la información a través de protocolos de comunicación de uso general en la industria (RS232, I2C, SPI RS485, USB). Con la placa se podrán experimentar distintas técnicas de filtrado de señales digitales estudiadas en la cátedra de Técnicas Digitales III [2] que hoy en día realiza estas prácticas por simulación. Además, permitirá aplicar técnicas de depuración de código en tiempo real del procesador mediante el uso de un programador para este tipo de tecnología denominado ICD2 [3]. La arquitectura elegida tiene como principales ventajas su disponibilidad, bajo costo, abundancia de bibliografía y soporte técnico, y herramientas de desarrollo gratuitas combinadas con una mediana capacidad de procesamiento.
publishDate 2011
dc.date.none.fl_str_mv 2011-08
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/142304
url http://sedici.unlp.edu.ar/handle/10915/142304
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/url/https://40jaiio.sadio.org.ar/sites/default/files/T2011/EST/TrabCatedra/1047.pdf
info:eu-repo/semantics/altIdentifier/issn/1850-2946
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.format.none.fl_str_mv application/pdf
124-134
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1846783575725178880
score 12.982451

Publicaciones similares