Implementación de sumadores rápidos Carry-Select en FPGA

Autores
Vázquez, Martín Osvaldo; Acosta, Nelson
Año de publicación
2005
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
En este artículo se presenta una implementación eficiente de sumadores carry-select en FPGA. Se ajustó el diseño del los sumadores a las restricciones impuestas por las FPGAs pertenecientes a la familia Virtex II de Xilinx. Se analizaron varios sumadores con operandos de hasta 512 bits y con bloques condicionales de diferentes tamaños. Se verificó que dependiendo del tamaño de estos bloques, los sumadores carry-select implementados en este trabajo poseen mejores tiempos de computo respecto de los sumadores ripple-carry. Además se obtuvo una expresión matemática que puede utilizarse para determinar aproximadamente, en términos de velocidad, el tamaño óptimo de los bloques que conforman al sumador carry-select.
VI Workshop de Procesamiento Distribuido y Paralelo (WPDP)
Red de Universidades con Carreras en Informática (RedUNCI)
Materia
Ciencias Informáticas
sumador carry-select
RLOC
FPGA
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/23173
Acceder
id SEDICI_afa3df2a6d9f676d6ba340fc43d60ac8
oai_identifier_str oai:sedici.unlp.edu.ar:10915/23173
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Implementación de sumadores rápidos Carry-Select en FPGAVázquez, Martín OsvaldoAcosta, NelsonCiencias Informáticassumador carry-selectRLOCFPGAEn este artículo se presenta una implementación eficiente de sumadores carry-select en FPGA. Se ajustó el diseño del los sumadores a las restricciones impuestas por las FPGAs pertenecientes a la familia Virtex II de Xilinx. Se analizaron varios sumadores con operandos de hasta 512 bits y con bloques condicionales de diferentes tamaños. Se verificó que dependiendo del tamaño de estos bloques, los sumadores carry-select implementados en este trabajo poseen mejores tiempos de computo respecto de los sumadores ripple-carry. Además se obtuvo una expresión matemática que puede utilizarse para determinar aproximadamente, en términos de velocidad, el tamaño óptimo de los bloques que conforman al sumador carry-select.VI Workshop de Procesamiento Distribuido y Paralelo (WPDP)Red de Universidades con Carreras en Informática (RedUNCI)2005-10info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdfhttp://sedici.unlp.edu.ar/handle/10915/23173spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/2.5/ar/Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-29T10:55:21Zoai:sedici.unlp.edu.ar:10915/23173Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-29 10:55:21.824SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Implementación de sumadores rápidos Carry-Select en FPGA
title Implementación de sumadores rápidos Carry-Select en FPGA
spellingShingle Implementación de sumadores rápidos Carry-Select en FPGA
Vázquez, Martín Osvaldo
Ciencias Informáticas
sumador carry-select
RLOC
FPGA
title_short Implementación de sumadores rápidos Carry-Select en FPGA
title_full Implementación de sumadores rápidos Carry-Select en FPGA
title_fullStr Implementación de sumadores rápidos Carry-Select en FPGA
title_full_unstemmed Implementación de sumadores rápidos Carry-Select en FPGA
title_sort Implementación de sumadores rápidos Carry-Select en FPGA
dc.creator.none.fl_str_mv Vázquez, Martín Osvaldo
Acosta, Nelson
author Vázquez, Martín Osvaldo
author_facet Vázquez, Martín Osvaldo
Acosta, Nelson
author_role author
author2 Acosta, Nelson
author2_role author
dc.subject.none.fl_str_mv Ciencias Informáticas
sumador carry-select
RLOC
FPGA
topic Ciencias Informáticas
sumador carry-select
RLOC
FPGA
dc.description.none.fl_txt_mv En este artículo se presenta una implementación eficiente de sumadores carry-select en FPGA. Se ajustó el diseño del los sumadores a las restricciones impuestas por las FPGAs pertenecientes a la familia Virtex II de Xilinx. Se analizaron varios sumadores con operandos de hasta 512 bits y con bloques condicionales de diferentes tamaños. Se verificó que dependiendo del tamaño de estos bloques, los sumadores carry-select implementados en este trabajo poseen mejores tiempos de computo respecto de los sumadores ripple-carry. Además se obtuvo una expresión matemática que puede utilizarse para determinar aproximadamente, en términos de velocidad, el tamaño óptimo de los bloques que conforman al sumador carry-select.
VI Workshop de Procesamiento Distribuido y Paralelo (WPDP)
Red de Universidades con Carreras en Informática (RedUNCI)
description En este artículo se presenta una implementación eficiente de sumadores carry-select en FPGA. Se ajustó el diseño del los sumadores a las restricciones impuestas por las FPGAs pertenecientes a la familia Virtex II de Xilinx. Se analizaron varios sumadores con operandos de hasta 512 bits y con bloques condicionales de diferentes tamaños. Se verificó que dependiendo del tamaño de estos bloques, los sumadores carry-select implementados en este trabajo poseen mejores tiempos de computo respecto de los sumadores ripple-carry. Además se obtuvo una expresión matemática que puede utilizarse para determinar aproximadamente, en términos de velocidad, el tamaño óptimo de los bloques que conforman al sumador carry-select.
publishDate 2005
dc.date.none.fl_str_mv 2005-10
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/23173
url http://sedici.unlp.edu.ar/handle/10915/23173
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1844615812321640448
score 13.070432

Publicaciones similares