DSP con FPGA usando herramientas de conversión de modelos de simulación a HDL

Autores
Yelpo, Víctor; Costa, Diego
Año de publicación
2011
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
Los dispositivos de lógica programable permiten realizar diseños de circuitos digitales con gran flexibilidad en la definición de los sistemas, relativa alta velocidad de funcionamiento, rapidez en el desarrollo entre el prototipado y la implementación final, versatilidad para el re-uso de estructuras ya diseñadas, etc. Estas ventajas, respecto a implementaciones en software o con hardware dedicado, hacen de la lógica programable una opción creciente para el procesamiento digital de señales. El paralelismo inherente a los arreglos mencionados es de vital importancia para la implementación de algoritmos de sumas y multiplicaciones en paralelo, como los requeridos en filtrado, análisis espectral, etc., sacando ventaja apreciable a las realizaciones en software, particularmente las que requieren gran densidad de cálculos como el caso del vídeo. Asimismo, la flexibilidad en la definición del ancho de palabra para el procesamiento de datos permite optimizar los recursos utilizados ya que el hardware se puede definir adaptándose a los requerimientos de precisión finita solicitados en las especificaciones. Por último, cabe señalar que los nuevos dispositivos, entre sus bloques y celdas, incorporan DSPs como primitivas, brindando la posibilidad de implementar en un mismo sistema, bloques diseñados en HDL con códigos de programas que corran en los DSPs realizados en forma tradicional. El diseño de sistemas de procesamiento de señales, control y comunicaciones, entre otros, utiliza en forma creciente las herramientas computacionales de cálculo, modelado y simulación. La aparición de nuevas herramientas que permiten obtener un código de descripción de hardware a partir de un modelo de simulación, ha permitido dar un salto en el desarrollo de los sistemas mencionados, integrando todos los pasos de diseño en una sola línea de trabajo, y acortando la brecha que había entre el modelo en bloques para simulación en punto flotante, y el código de descripción de hardware final que implementa el diseño, normalmente en punto fijo.
Sección: Tutoriales – Resúmenes
Centro de Técnicas Analógico-Digitales
Materia
Ingeniería
DSP
FPGA
HDL
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/121399

id SEDICI_8b3372cfd3dd5d9cd66819aa71c35f06
oai_identifier_str oai:sedici.unlp.edu.ar:10915/121399
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling DSP con FPGA usando herramientas de conversión de modelos de simulación a HDLYelpo, VíctorCosta, DiegoIngenieríaDSPFPGAHDLLos dispositivos de lógica programable permiten realizar diseños de circuitos digitales con gran flexibilidad en la definición de los sistemas, relativa alta velocidad de funcionamiento, rapidez en el desarrollo entre el prototipado y la implementación final, versatilidad para el re-uso de estructuras ya diseñadas, etc. Estas ventajas, respecto a implementaciones en software o con hardware dedicado, hacen de la lógica programable una opción creciente para el procesamiento digital de señales. El paralelismo inherente a los arreglos mencionados es de vital importancia para la implementación de algoritmos de sumas y multiplicaciones en paralelo, como los requeridos en filtrado, análisis espectral, etc., sacando ventaja apreciable a las realizaciones en software, particularmente las que requieren gran densidad de cálculos como el caso del vídeo. Asimismo, la flexibilidad en la definición del ancho de palabra para el procesamiento de datos permite optimizar los recursos utilizados ya que el hardware se puede definir adaptándose a los requerimientos de precisión finita solicitados en las especificaciones. Por último, cabe señalar que los nuevos dispositivos, entre sus bloques y celdas, incorporan DSPs como primitivas, brindando la posibilidad de implementar en un mismo sistema, bloques diseñados en HDL con códigos de programas que corran en los DSPs realizados en forma tradicional. El diseño de sistemas de procesamiento de señales, control y comunicaciones, entre otros, utiliza en forma creciente las herramientas computacionales de cálculo, modelado y simulación. La aparición de nuevas herramientas que permiten obtener un código de descripción de hardware a partir de un modelo de simulación, ha permitido dar un salto en el desarrollo de los sistemas mencionados, integrando todos los pasos de diseño en una sola línea de trabajo, y acortando la brecha que había entre el modelo en bloques para simulación en punto flotante, y el código de descripción de hardware final que implementa el diseño, normalmente en punto fijo.Sección: Tutoriales – ResúmenesCentro de Técnicas Analógico-Digitales2011-09info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionResumenhttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf4-4http://sedici.unlp.edu.ar/handle/10915/121399spainfo:eu-repo/semantics/altIdentifier/isbn/978-950-34-0749-3info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-03T11:00:56Zoai:sedici.unlp.edu.ar:10915/121399Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-03 11:00:57.208SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv DSP con FPGA usando herramientas de conversión de modelos de simulación a HDL
title DSP con FPGA usando herramientas de conversión de modelos de simulación a HDL
spellingShingle DSP con FPGA usando herramientas de conversión de modelos de simulación a HDL
Yelpo, Víctor
Ingeniería
DSP
FPGA
HDL
title_short DSP con FPGA usando herramientas de conversión de modelos de simulación a HDL
title_full DSP con FPGA usando herramientas de conversión de modelos de simulación a HDL
title_fullStr DSP con FPGA usando herramientas de conversión de modelos de simulación a HDL
title_full_unstemmed DSP con FPGA usando herramientas de conversión de modelos de simulación a HDL
title_sort DSP con FPGA usando herramientas de conversión de modelos de simulación a HDL
dc.creator.none.fl_str_mv Yelpo, Víctor
Costa, Diego
author Yelpo, Víctor
author_facet Yelpo, Víctor
Costa, Diego
author_role author
author2 Costa, Diego
author2_role author
dc.subject.none.fl_str_mv Ingeniería
DSP
FPGA
HDL
topic Ingeniería
DSP
FPGA
HDL
dc.description.none.fl_txt_mv Los dispositivos de lógica programable permiten realizar diseños de circuitos digitales con gran flexibilidad en la definición de los sistemas, relativa alta velocidad de funcionamiento, rapidez en el desarrollo entre el prototipado y la implementación final, versatilidad para el re-uso de estructuras ya diseñadas, etc. Estas ventajas, respecto a implementaciones en software o con hardware dedicado, hacen de la lógica programable una opción creciente para el procesamiento digital de señales. El paralelismo inherente a los arreglos mencionados es de vital importancia para la implementación de algoritmos de sumas y multiplicaciones en paralelo, como los requeridos en filtrado, análisis espectral, etc., sacando ventaja apreciable a las realizaciones en software, particularmente las que requieren gran densidad de cálculos como el caso del vídeo. Asimismo, la flexibilidad en la definición del ancho de palabra para el procesamiento de datos permite optimizar los recursos utilizados ya que el hardware se puede definir adaptándose a los requerimientos de precisión finita solicitados en las especificaciones. Por último, cabe señalar que los nuevos dispositivos, entre sus bloques y celdas, incorporan DSPs como primitivas, brindando la posibilidad de implementar en un mismo sistema, bloques diseñados en HDL con códigos de programas que corran en los DSPs realizados en forma tradicional. El diseño de sistemas de procesamiento de señales, control y comunicaciones, entre otros, utiliza en forma creciente las herramientas computacionales de cálculo, modelado y simulación. La aparición de nuevas herramientas que permiten obtener un código de descripción de hardware a partir de un modelo de simulación, ha permitido dar un salto en el desarrollo de los sistemas mencionados, integrando todos los pasos de diseño en una sola línea de trabajo, y acortando la brecha que había entre el modelo en bloques para simulación en punto flotante, y el código de descripción de hardware final que implementa el diseño, normalmente en punto fijo.
Sección: Tutoriales – Resúmenes
Centro de Técnicas Analógico-Digitales
description Los dispositivos de lógica programable permiten realizar diseños de circuitos digitales con gran flexibilidad en la definición de los sistemas, relativa alta velocidad de funcionamiento, rapidez en el desarrollo entre el prototipado y la implementación final, versatilidad para el re-uso de estructuras ya diseñadas, etc. Estas ventajas, respecto a implementaciones en software o con hardware dedicado, hacen de la lógica programable una opción creciente para el procesamiento digital de señales. El paralelismo inherente a los arreglos mencionados es de vital importancia para la implementación de algoritmos de sumas y multiplicaciones en paralelo, como los requeridos en filtrado, análisis espectral, etc., sacando ventaja apreciable a las realizaciones en software, particularmente las que requieren gran densidad de cálculos como el caso del vídeo. Asimismo, la flexibilidad en la definición del ancho de palabra para el procesamiento de datos permite optimizar los recursos utilizados ya que el hardware se puede definir adaptándose a los requerimientos de precisión finita solicitados en las especificaciones. Por último, cabe señalar que los nuevos dispositivos, entre sus bloques y celdas, incorporan DSPs como primitivas, brindando la posibilidad de implementar en un mismo sistema, bloques diseñados en HDL con códigos de programas que corran en los DSPs realizados en forma tradicional. El diseño de sistemas de procesamiento de señales, control y comunicaciones, entre otros, utiliza en forma creciente las herramientas computacionales de cálculo, modelado y simulación. La aparición de nuevas herramientas que permiten obtener un código de descripción de hardware a partir de un modelo de simulación, ha permitido dar un salto en el desarrollo de los sistemas mencionados, integrando todos los pasos de diseño en una sola línea de trabajo, y acortando la brecha que había entre el modelo en bloques para simulación en punto flotante, y el código de descripción de hardware final que implementa el diseño, normalmente en punto fijo.
publishDate 2011
dc.date.none.fl_str_mv 2011-09
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Resumen
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/121399
url http://sedici.unlp.edu.ar/handle/10915/121399
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/isbn/978-950-34-0749-3
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.format.none.fl_str_mv application/pdf
4-4
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1842260504864620544
score 13.13397