Estimación de Capacidad en FPGAs Comerciales

Autores
Todorovich, Elías; Acosta, Nelson
Año de publicación
2002
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
La estimación de consumo medio en circuitos CMOS es un problema aun no resuelto completamente debido a la dificultad en la estimación de la actividad de conmutación. Cuando se trabaja con FPGAs comerciales, a este problema se añade la falta de información sobre las capacidades físicas de los nodos del circuito, que se necesita también para estimar el consumo de potencia. En este trabajo se presenta una técnica general para estimar la capacidad de los nodos en un diseño implementado en una FPGA comercial basada en la relación entre capacidad, retardo medio y fan out del nodo. Los resultados preliminares indican que esta solución para estimar capacidades físicas es aplicable con un error tolerable.
Eje: FPGA
Red de Universidades con Carreras en Informática (RedUNCI)
Materia
Ciencias Informáticas
FPGA
consumo
Estimación de capacidad
Diseño digital
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/22938
Acceder
id SEDICI_78231b9e0744fbc060a6e2564c87df6c
oai_identifier_str oai:sedici.unlp.edu.ar:10915/22938
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Estimación de Capacidad en FPGAs ComercialesTodorovich, ElíasAcosta, NelsonCiencias InformáticasFPGAconsumoEstimación de capacidadDiseño digitalLa estimación de consumo medio en circuitos CMOS es un problema aun no resuelto completamente debido a la dificultad en la estimación de la actividad de conmutación. Cuando se trabaja con FPGAs comerciales, a este problema se añade la falta de información sobre las capacidades físicas de los nodos del circuito, que se necesita también para estimar el consumo de potencia. En este trabajo se presenta una técnica general para estimar la capacidad de los nodos en un diseño implementado en una FPGA comercial basada en la relación entre capacidad, retardo medio y fan out del nodo. Los resultados preliminares indican que esta solución para estimar capacidades físicas es aplicable con un error tolerable.Eje: FPGARed de Universidades con Carreras en Informática (RedUNCI)2002-10info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf992-1002http://sedici.unlp.edu.ar/handle/10915/22938spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/2.5/ar/Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-11-12T10:20:06Zoai:sedici.unlp.edu.ar:10915/22938Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-11-12 10:20:07.08SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Estimación de Capacidad en FPGAs Comerciales
title Estimación de Capacidad en FPGAs Comerciales
spellingShingle Estimación de Capacidad en FPGAs Comerciales
Todorovich, Elías
Ciencias Informáticas
FPGA
consumo
Estimación de capacidad
Diseño digital
title_short Estimación de Capacidad en FPGAs Comerciales
title_full Estimación de Capacidad en FPGAs Comerciales
title_fullStr Estimación de Capacidad en FPGAs Comerciales
title_full_unstemmed Estimación de Capacidad en FPGAs Comerciales
title_sort Estimación de Capacidad en FPGAs Comerciales
dc.creator.none.fl_str_mv Todorovich, Elías
Acosta, Nelson
author Todorovich, Elías
author_facet Todorovich, Elías
Acosta, Nelson
author_role author
author2 Acosta, Nelson
author2_role author
dc.subject.none.fl_str_mv Ciencias Informáticas
FPGA
consumo
Estimación de capacidad
Diseño digital
topic Ciencias Informáticas
FPGA
consumo
Estimación de capacidad
Diseño digital
dc.description.none.fl_txt_mv La estimación de consumo medio en circuitos CMOS es un problema aun no resuelto completamente debido a la dificultad en la estimación de la actividad de conmutación. Cuando se trabaja con FPGAs comerciales, a este problema se añade la falta de información sobre las capacidades físicas de los nodos del circuito, que se necesita también para estimar el consumo de potencia. En este trabajo se presenta una técnica general para estimar la capacidad de los nodos en un diseño implementado en una FPGA comercial basada en la relación entre capacidad, retardo medio y fan out del nodo. Los resultados preliminares indican que esta solución para estimar capacidades físicas es aplicable con un error tolerable.
Eje: FPGA
Red de Universidades con Carreras en Informática (RedUNCI)
description La estimación de consumo medio en circuitos CMOS es un problema aun no resuelto completamente debido a la dificultad en la estimación de la actividad de conmutación. Cuando se trabaja con FPGAs comerciales, a este problema se añade la falta de información sobre las capacidades físicas de los nodos del circuito, que se necesita también para estimar el consumo de potencia. En este trabajo se presenta una técnica general para estimar la capacidad de los nodos en un diseño implementado en una FPGA comercial basada en la relación entre capacidad, retardo medio y fan out del nodo. Los resultados preliminares indican que esta solución para estimar capacidades físicas es aplicable con un error tolerable.
publishDate 2002
dc.date.none.fl_str_mv 2002-10
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/22938
url http://sedici.unlp.edu.ar/handle/10915/22938
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
dc.format.none.fl_str_mv application/pdf
992-1002
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1848605264904716288
score 12.976206

Publicaciones similares