Inyección de fallas en procesadores RISC-V para caracterizar nodos DTN

• Autores: Edelstein, Adrián Marcelo
• Año de publicación: 2023
• Idioma: español castellano
• Tipo de recurso: tesis de grado
• Colaborador/a o director/a de tesis: Ferreyra, Pablo A.
• Materia: Organización de sistemas informáticos; Redes tolerantes a demoras; Pruebas de hardware; Computer systems organization; Delay tolerant networks; Reduced instruction set computing; RISC-V; Instruction set architecture; Hardware testing; Fault injection
• Institución: Universidad Nacional de Córdoba

Tesis (Lic. en Ciencias de la Computación)--Universidad Nacional de Córdoba, Facultad de Matemática, Astronomía, Física y Computación, 2023.
Fil: Edelstein, Adrián Marcelo. Universidad Nacional de Córdoba. Facultad de Matemática, Astronomía, Física y Computación; Argentina.
Los procesadores RISC-V de código abierto se están popularizando cada vez más aceleradamente en diversos campos de aplicación. El hecho de que son procesadores de arquitectura y de código abierto permite implementar diversas formas de caracterizar la confiabilidad y disponibilidad de los sistemas basados en ellos. En este trabajo se propone desarrollar primero una implementación simplificada de un procesador RISC-V. Luego describimos el desarrollo de una herramienta de inyección de fallas del tipo de alteración aleatorias de información en sus registros internos para encontrar la tasa de fallas que permite, mediante simples cálculos, obtener la confiabilidad del sistema, asumiendo ciertas condiciones de base. El siguiente paso consiste en aplicar dicha herramienta para caracterizar algoritmos simples programados en el procesador RISC-V previamente desarrollado para poder verificar el correcto funcionamiento de dicho inyector. El último paso del trabajo consiste en aplicar la herramienta de inyección de fallas para caracterizar un algoritmo para la generación de tablas de ruteo propios de un nodo DTN.
Open source RISC-V processors are becoming more popular at a faster rate in diverse field applications. The fact that these processors are open both in architecture and source code allows for the implementation of many tools to characterize the reliability and availability of systems that are based on them. We propose in this work developing first a simplified implementation of a RISC-V processor. Then we describe the development of a fault injection tool based on random information alterations on the internal registers of the processor. This allows us to calculate the error rate to describe the reliability of the system assuming certain starting conditions. The next step consists in applying said tool to characterize simple algorithms programmed for the developed RISC-V processor to verify the developed fault injector is working correctly. Lastly, using said fault injection tool, we study the runtime of a simple DTN routing algorithm running on the developed processor.
Fil: Edelstein, Adrián Marcelo. Universidad Nacional de Córdoba. Facultad de Matemática, Astronomía, Física y Computación; Argentina.