Análisis de eficiencia en sistemas de cómputo de alta performance reconfigurables
- Autores
- Morales, Martín; Kunysz, Eduardo Jose; Osio, Jorge Rafael; Rapallini, Jose Antonio
- Año de publicación
- 2018
- Idioma
- español castellano
- Tipo de recurso
- artículo
- Estado
- versión publicada
- Descripción
- El objetivo de este trabajo, es presentar la arquitectura y características de un sistema para el estudio de las nuevas técnicas de procesamiento paralelo en el desarrollo de sistemas de cómputo de aplicaciones específicas de altas prestaciones. Como opción en la optimización de rendimiento y reducción en los consumos energéticos se propone una alternativa que representa un nuevo paradigma en el desarrollo de supercomputadoras. Dicha alternativa, viene de la mano de tecnologías de arreglos de compuertas lógicas formando parte del cómputo de alta performance reconfigurable (HPCR).
The purpouse of this project is to introduce the architectures and characteristics for new technics of high performance computing paralleling process. As an option of optimization, performance and high energy efficient is propose a new paradigm in supercomputers design. This alternative has came with logic array technology as a part of high performance reconfigurable computer (HPRC).
Fil: Morales, Martín. Universidad Nacional de la Plata. Facultad de Ingenieria. Centro de Tecnicas Analogico Digitales. - Comision de Investigaciones Cientificas de la Provincia de Buenos Aires. Centro de Tecnicas Analogico Digitales.; Argentina. Universidad Nacional Arturo Jauretche; Argentina
Fil: Kunysz, Eduardo Jose. Universidad Nacional de La Plata; Argentina. Universidad Nacional Arturo Jauretche; Argentina
Fil: Osio, Jorge Rafael. Universidad Nacional de la Plata. Facultad de Ingenieria. Centro de Tecnicas Analogico Digitales. - Comision de Investigaciones Cientificas de la Provincia de Buenos Aires. Centro de Tecnicas Analogico Digitales.; Argentina. Universidad Nacional Arturo Jauretche; Argentina
Fil: Rapallini, Jose Antonio. Universidad Nacional de la Plata. Facultad de Ingenieria. Centro de Tecnicas Analogico Digitales. - Comision de Investigaciones Cientificas de la Provincia de Buenos Aires. Centro de Tecnicas Analogico Digitales.; Argentina. Universidad Nacional Arturo Jauretche; Argentina. Universidad Nacional de La Plata; Argentina. Consejo Nacional de Investigaciones Científicas y Técnicas; Argentina - Materia
-
HPRC
FPGA
Computación Paralela - Nivel de accesibilidad
- acceso abierto
- Condiciones de uso
- https://creativecommons.org/licenses/by-nc/2.5/ar/
- Repositorio
- Institución
- Consejo Nacional de Investigaciones Científicas y Técnicas
- OAI Identificador
- oai:ri.conicet.gov.ar:11336/131583
Ver los metadatos del registro completo
id |
CONICETDig_ba7d637a255d5561574e046293c33269 |
---|---|
oai_identifier_str |
oai:ri.conicet.gov.ar:11336/131583 |
network_acronym_str |
CONICETDig |
repository_id_str |
3498 |
network_name_str |
CONICET Digital (CONICET) |
spelling |
Análisis de eficiencia en sistemas de cómputo de alta performance reconfigurablesMorales, MartínKunysz, Eduardo JoseOsio, Jorge RafaelRapallini, Jose AntonioHPRCFPGAComputación Paralelahttps://purl.org/becyt/ford/1.2https://purl.org/becyt/ford/1El objetivo de este trabajo, es presentar la arquitectura y características de un sistema para el estudio de las nuevas técnicas de procesamiento paralelo en el desarrollo de sistemas de cómputo de aplicaciones específicas de altas prestaciones. Como opción en la optimización de rendimiento y reducción en los consumos energéticos se propone una alternativa que representa un nuevo paradigma en el desarrollo de supercomputadoras. Dicha alternativa, viene de la mano de tecnologías de arreglos de compuertas lógicas formando parte del cómputo de alta performance reconfigurable (HPCR).The purpouse of this project is to introduce the architectures and characteristics for new technics of high performance computing paralleling process. As an option of optimization, performance and high energy efficient is propose a new paradigm in supercomputers design. This alternative has came with logic array technology as a part of high performance reconfigurable computer (HPRC).Fil: Morales, Martín. Universidad Nacional de la Plata. Facultad de Ingenieria. Centro de Tecnicas Analogico Digitales. - Comision de Investigaciones Cientificas de la Provincia de Buenos Aires. Centro de Tecnicas Analogico Digitales.; Argentina. Universidad Nacional Arturo Jauretche; ArgentinaFil: Kunysz, Eduardo Jose. Universidad Nacional de La Plata; Argentina. Universidad Nacional Arturo Jauretche; ArgentinaFil: Osio, Jorge Rafael. Universidad Nacional de la Plata. Facultad de Ingenieria. Centro de Tecnicas Analogico Digitales. - Comision de Investigaciones Cientificas de la Provincia de Buenos Aires. Centro de Tecnicas Analogico Digitales.; Argentina. Universidad Nacional Arturo Jauretche; ArgentinaFil: Rapallini, Jose Antonio. Universidad Nacional de la Plata. Facultad de Ingenieria. Centro de Tecnicas Analogico Digitales. - Comision de Investigaciones Cientificas de la Provincia de Buenos Aires. Centro de Tecnicas Analogico Digitales.; Argentina. Universidad Nacional Arturo Jauretche; Argentina. Universidad Nacional de La Plata; Argentina. Consejo Nacional de Investigaciones Científicas y Técnicas; ArgentinaUniversidad Tecnológica Nacional2018-10-17info:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionhttp://purl.org/coar/resource_type/c_6501info:ar-repo/semantics/articuloapplication/pdfapplication/pdfhttp://hdl.handle.net/11336/131583Morales, Martín; Kunysz, Eduardo Jose; Osio, Jorge Rafael; Rapallini, Jose Antonio; Análisis de eficiencia en sistemas de cómputo de alta performance reconfigurables; Universidad Tecnológica Nacional; Tecnología y Ciencia; 16; 33; 17-10-2018; 23-281666-69331666-6917CONICET DigitalCONICETspainfo:eu-repo/semantics/altIdentifier/doi/10.33414/rtyc.33.23-28.2018info:eu-repo/semantics/altIdentifier/url/http://rtyc.utn.edu.ar/index.php/rtyc/article/view/8info:eu-repo/semantics/openAccesshttps://creativecommons.org/licenses/by-nc/2.5/ar/reponame:CONICET Digital (CONICET)instname:Consejo Nacional de Investigaciones Científicas y Técnicas2025-09-29T09:51:13Zoai:ri.conicet.gov.ar:11336/131583instacron:CONICETInstitucionalhttp://ri.conicet.gov.ar/Organismo científico-tecnológicoNo correspondehttp://ri.conicet.gov.ar/oai/requestdasensio@conicet.gov.ar; lcarlino@conicet.gov.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:34982025-09-29 09:51:13.33CONICET Digital (CONICET) - Consejo Nacional de Investigaciones Científicas y Técnicasfalse |
dc.title.none.fl_str_mv |
Análisis de eficiencia en sistemas de cómputo de alta performance reconfigurables |
title |
Análisis de eficiencia en sistemas de cómputo de alta performance reconfigurables |
spellingShingle |
Análisis de eficiencia en sistemas de cómputo de alta performance reconfigurables Morales, Martín HPRC FPGA Computación Paralela |
title_short |
Análisis de eficiencia en sistemas de cómputo de alta performance reconfigurables |
title_full |
Análisis de eficiencia en sistemas de cómputo de alta performance reconfigurables |
title_fullStr |
Análisis de eficiencia en sistemas de cómputo de alta performance reconfigurables |
title_full_unstemmed |
Análisis de eficiencia en sistemas de cómputo de alta performance reconfigurables |
title_sort |
Análisis de eficiencia en sistemas de cómputo de alta performance reconfigurables |
dc.creator.none.fl_str_mv |
Morales, Martín Kunysz, Eduardo Jose Osio, Jorge Rafael Rapallini, Jose Antonio |
author |
Morales, Martín |
author_facet |
Morales, Martín Kunysz, Eduardo Jose Osio, Jorge Rafael Rapallini, Jose Antonio |
author_role |
author |
author2 |
Kunysz, Eduardo Jose Osio, Jorge Rafael Rapallini, Jose Antonio |
author2_role |
author author author |
dc.subject.none.fl_str_mv |
HPRC FPGA Computación Paralela |
topic |
HPRC FPGA Computación Paralela |
purl_subject.fl_str_mv |
https://purl.org/becyt/ford/1.2 https://purl.org/becyt/ford/1 |
dc.description.none.fl_txt_mv |
El objetivo de este trabajo, es presentar la arquitectura y características de un sistema para el estudio de las nuevas técnicas de procesamiento paralelo en el desarrollo de sistemas de cómputo de aplicaciones específicas de altas prestaciones. Como opción en la optimización de rendimiento y reducción en los consumos energéticos se propone una alternativa que representa un nuevo paradigma en el desarrollo de supercomputadoras. Dicha alternativa, viene de la mano de tecnologías de arreglos de compuertas lógicas formando parte del cómputo de alta performance reconfigurable (HPCR). The purpouse of this project is to introduce the architectures and characteristics for new technics of high performance computing paralleling process. As an option of optimization, performance and high energy efficient is propose a new paradigm in supercomputers design. This alternative has came with logic array technology as a part of high performance reconfigurable computer (HPRC). Fil: Morales, Martín. Universidad Nacional de la Plata. Facultad de Ingenieria. Centro de Tecnicas Analogico Digitales. - Comision de Investigaciones Cientificas de la Provincia de Buenos Aires. Centro de Tecnicas Analogico Digitales.; Argentina. Universidad Nacional Arturo Jauretche; Argentina Fil: Kunysz, Eduardo Jose. Universidad Nacional de La Plata; Argentina. Universidad Nacional Arturo Jauretche; Argentina Fil: Osio, Jorge Rafael. Universidad Nacional de la Plata. Facultad de Ingenieria. Centro de Tecnicas Analogico Digitales. - Comision de Investigaciones Cientificas de la Provincia de Buenos Aires. Centro de Tecnicas Analogico Digitales.; Argentina. Universidad Nacional Arturo Jauretche; Argentina Fil: Rapallini, Jose Antonio. Universidad Nacional de la Plata. Facultad de Ingenieria. Centro de Tecnicas Analogico Digitales. - Comision de Investigaciones Cientificas de la Provincia de Buenos Aires. Centro de Tecnicas Analogico Digitales.; Argentina. Universidad Nacional Arturo Jauretche; Argentina. Universidad Nacional de La Plata; Argentina. Consejo Nacional de Investigaciones Científicas y Técnicas; Argentina |
description |
El objetivo de este trabajo, es presentar la arquitectura y características de un sistema para el estudio de las nuevas técnicas de procesamiento paralelo en el desarrollo de sistemas de cómputo de aplicaciones específicas de altas prestaciones. Como opción en la optimización de rendimiento y reducción en los consumos energéticos se propone una alternativa que representa un nuevo paradigma en el desarrollo de supercomputadoras. Dicha alternativa, viene de la mano de tecnologías de arreglos de compuertas lógicas formando parte del cómputo de alta performance reconfigurable (HPCR). |
publishDate |
2018 |
dc.date.none.fl_str_mv |
2018-10-17 |
dc.type.none.fl_str_mv |
info:eu-repo/semantics/article info:eu-repo/semantics/publishedVersion http://purl.org/coar/resource_type/c_6501 info:ar-repo/semantics/articulo |
format |
article |
status_str |
publishedVersion |
dc.identifier.none.fl_str_mv |
http://hdl.handle.net/11336/131583 Morales, Martín; Kunysz, Eduardo Jose; Osio, Jorge Rafael; Rapallini, Jose Antonio; Análisis de eficiencia en sistemas de cómputo de alta performance reconfigurables; Universidad Tecnológica Nacional; Tecnología y Ciencia; 16; 33; 17-10-2018; 23-28 1666-6933 1666-6917 CONICET Digital CONICET |
url |
http://hdl.handle.net/11336/131583 |
identifier_str_mv |
Morales, Martín; Kunysz, Eduardo Jose; Osio, Jorge Rafael; Rapallini, Jose Antonio; Análisis de eficiencia en sistemas de cómputo de alta performance reconfigurables; Universidad Tecnológica Nacional; Tecnología y Ciencia; 16; 33; 17-10-2018; 23-28 1666-6933 1666-6917 CONICET Digital CONICET |
dc.language.none.fl_str_mv |
spa |
language |
spa |
dc.relation.none.fl_str_mv |
info:eu-repo/semantics/altIdentifier/doi/10.33414/rtyc.33.23-28.2018 info:eu-repo/semantics/altIdentifier/url/http://rtyc.utn.edu.ar/index.php/rtyc/article/view/8 |
dc.rights.none.fl_str_mv |
info:eu-repo/semantics/openAccess https://creativecommons.org/licenses/by-nc/2.5/ar/ |
eu_rights_str_mv |
openAccess |
rights_invalid_str_mv |
https://creativecommons.org/licenses/by-nc/2.5/ar/ |
dc.format.none.fl_str_mv |
application/pdf application/pdf |
dc.publisher.none.fl_str_mv |
Universidad Tecnológica Nacional |
publisher.none.fl_str_mv |
Universidad Tecnológica Nacional |
dc.source.none.fl_str_mv |
reponame:CONICET Digital (CONICET) instname:Consejo Nacional de Investigaciones Científicas y Técnicas |
reponame_str |
CONICET Digital (CONICET) |
collection |
CONICET Digital (CONICET) |
instname_str |
Consejo Nacional de Investigaciones Científicas y Técnicas |
repository.name.fl_str_mv |
CONICET Digital (CONICET) - Consejo Nacional de Investigaciones Científicas y Técnicas |
repository.mail.fl_str_mv |
dasensio@conicet.gov.ar; lcarlino@conicet.gov.ar |
_version_ |
1844613575142801408 |
score |
13.070432 |