Arquitecturas multiprocesador en HPC: aspectos de portabilidad, resiliencia y eficiencia energética

Autores
De Giusti, Armando Eduardo; Naiouf, Marcelo Ricardo; Tinetti, Fernando Gustavo; Villagarcía Wanza, Horacio Alfredo; Chichizola, Franco; De Giusti, Laura Cristina; Rucci, Enzo; Pousa, Adrián; Sanz, Victoria María; Montezanti, Diego Miguel; Encinas, Diego; Rodríguez, Ismael Pablo; Rodríguez Eguren, Pablo Sebastián; Libutti, Leandro Ariel; Costanzo, Manuel; Paniego, Juan Manuel; Pi Puig, Martín; Estrebou, César Armando; Balladini, Javier
Año de publicación
2024
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
El eje de esta línea de I/D lo constituye el estudio de las arquitecturas multiprocesador que integran sistemas distribuidos y paralelos. Incluye como temas centrales: - Arquitecturas many-core (GPU, procesadores MIC, TPUs), FPGAs, híbridas (diferentes combinaciones de multicores y aceleradores), y asimétricas. - Desarrollo y evaluación de algoritmos paralelos sobre nuevas arquitecturas y su evaluación de rendimiento computacional y energético. - Estudio y optimización de código heredado. - Desarrollo y evaluación de estrategias de resiliencia. - Modelado y simulación de E/S en HPC.
Red de Universidades con Carreras en Informática
Materia
Ciencias Informáticas
sistemas paralelos
cluster
Arquitecturas asimétricas
GPU
FPGA
TPU
eficiencia energética
portabilidad
resiliencia
E/S paralela
código heredado
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/177306
Acceder
id SEDICI_dcc0ffd126800076b923510f8b3827ed
oai_identifier_str oai:sedici.unlp.edu.ar:10915/177306
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Arquitecturas multiprocesador en HPC: aspectos de portabilidad, resiliencia y eficiencia energéticaDe Giusti, Armando EduardoNaiouf, Marcelo RicardoTinetti, Fernando GustavoVillagarcía Wanza, Horacio AlfredoChichizola, FrancoDe Giusti, Laura CristinaRucci, EnzoPousa, AdriánSanz, Victoria MaríaMontezanti, Diego MiguelEncinas, DiegoRodríguez, Ismael PabloRodríguez Eguren, Pablo SebastiánLibutti, Leandro ArielCostanzo, ManuelPaniego, Juan ManuelPi Puig, MartínEstrebou, César ArmandoBalladini, JavierCiencias Informáticassistemas paralelosclusterArquitecturas asimétricasGPUFPGATPUeficiencia energéticaportabilidadresilienciaE/S paralelacódigo heredadoEl eje de esta línea de I/D lo constituye el estudio de las arquitecturas multiprocesador que integran sistemas distribuidos y paralelos. Incluye como temas centrales: - Arquitecturas many-core (GPU, procesadores MIC, TPUs), FPGAs, híbridas (diferentes combinaciones de multicores y aceleradores), y asimétricas. - Desarrollo y evaluación de algoritmos paralelos sobre nuevas arquitecturas y su evaluación de rendimiento computacional y energético. - Estudio y optimización de código heredado. - Desarrollo y evaluación de estrategias de resiliencia. - Modelado y simulación de E/S en HPC.Red de Universidades con Carreras en Informática2024-04-18info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf630-636http://sedici.unlp.edu.ar/handle/10915/177306spainfo:eu-repo/semantics/altIdentifier/isbn/978-987-8352-57-2info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-29T11:47:54Zoai:sedici.unlp.edu.ar:10915/177306Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-29 11:47:54.517SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Arquitecturas multiprocesador en HPC: aspectos de portabilidad, resiliencia y eficiencia energética
title Arquitecturas multiprocesador en HPC: aspectos de portabilidad, resiliencia y eficiencia energética
spellingShingle Arquitecturas multiprocesador en HPC: aspectos de portabilidad, resiliencia y eficiencia energética
De Giusti, Armando Eduardo
Ciencias Informáticas
sistemas paralelos
cluster
Arquitecturas asimétricas
GPU
FPGA
TPU
eficiencia energética
portabilidad
resiliencia
E/S paralela
código heredado
title_short Arquitecturas multiprocesador en HPC: aspectos de portabilidad, resiliencia y eficiencia energética
title_full Arquitecturas multiprocesador en HPC: aspectos de portabilidad, resiliencia y eficiencia energética
title_fullStr Arquitecturas multiprocesador en HPC: aspectos de portabilidad, resiliencia y eficiencia energética
title_full_unstemmed Arquitecturas multiprocesador en HPC: aspectos de portabilidad, resiliencia y eficiencia energética
title_sort Arquitecturas multiprocesador en HPC: aspectos de portabilidad, resiliencia y eficiencia energética
dc.creator.none.fl_str_mv De Giusti, Armando Eduardo
Naiouf, Marcelo Ricardo
Tinetti, Fernando Gustavo
Villagarcía Wanza, Horacio Alfredo
Chichizola, Franco
De Giusti, Laura Cristina
Rucci, Enzo
Pousa, Adrián
Sanz, Victoria María
Montezanti, Diego Miguel
Encinas, Diego
Rodríguez, Ismael Pablo
Rodríguez Eguren, Pablo Sebastián
Libutti, Leandro Ariel
Costanzo, Manuel
Paniego, Juan Manuel
Pi Puig, Martín
Estrebou, César Armando
Balladini, Javier
author De Giusti, Armando Eduardo
author_facet De Giusti, Armando Eduardo
Naiouf, Marcelo Ricardo
Tinetti, Fernando Gustavo
Villagarcía Wanza, Horacio Alfredo
Chichizola, Franco
De Giusti, Laura Cristina
Rucci, Enzo
Pousa, Adrián
Sanz, Victoria María
Montezanti, Diego Miguel
Encinas, Diego
Rodríguez, Ismael Pablo
Rodríguez Eguren, Pablo Sebastián
Libutti, Leandro Ariel
Costanzo, Manuel
Paniego, Juan Manuel
Pi Puig, Martín
Estrebou, César Armando
Balladini, Javier
author_role author
author2 Naiouf, Marcelo Ricardo
Tinetti, Fernando Gustavo
Villagarcía Wanza, Horacio Alfredo
Chichizola, Franco
De Giusti, Laura Cristina
Rucci, Enzo
Pousa, Adrián
Sanz, Victoria María
Montezanti, Diego Miguel
Encinas, Diego
Rodríguez, Ismael Pablo
Rodríguez Eguren, Pablo Sebastián
Libutti, Leandro Ariel
Costanzo, Manuel
Paniego, Juan Manuel
Pi Puig, Martín
Estrebou, César Armando
Balladini, Javier
author2_role author
author
author
author
author
author
author
author
author
author
author
author
author
author
author
author
author
author
dc.subject.none.fl_str_mv Ciencias Informáticas
sistemas paralelos
cluster
Arquitecturas asimétricas
GPU
FPGA
TPU
eficiencia energética
portabilidad
resiliencia
E/S paralela
código heredado
topic Ciencias Informáticas
sistemas paralelos
cluster
Arquitecturas asimétricas
GPU
FPGA
TPU
eficiencia energética
portabilidad
resiliencia
E/S paralela
código heredado
dc.description.none.fl_txt_mv El eje de esta línea de I/D lo constituye el estudio de las arquitecturas multiprocesador que integran sistemas distribuidos y paralelos. Incluye como temas centrales: - Arquitecturas many-core (GPU, procesadores MIC, TPUs), FPGAs, híbridas (diferentes combinaciones de multicores y aceleradores), y asimétricas. - Desarrollo y evaluación de algoritmos paralelos sobre nuevas arquitecturas y su evaluación de rendimiento computacional y energético. - Estudio y optimización de código heredado. - Desarrollo y evaluación de estrategias de resiliencia. - Modelado y simulación de E/S en HPC.
Red de Universidades con Carreras en Informática
description El eje de esta línea de I/D lo constituye el estudio de las arquitecturas multiprocesador que integran sistemas distribuidos y paralelos. Incluye como temas centrales: - Arquitecturas many-core (GPU, procesadores MIC, TPUs), FPGAs, híbridas (diferentes combinaciones de multicores y aceleradores), y asimétricas. - Desarrollo y evaluación de algoritmos paralelos sobre nuevas arquitecturas y su evaluación de rendimiento computacional y energético. - Estudio y optimización de código heredado. - Desarrollo y evaluación de estrategias de resiliencia. - Modelado y simulación de E/S en HPC.
publishDate 2024
dc.date.none.fl_str_mv 2024-04-18
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/177306
url http://sedici.unlp.edu.ar/handle/10915/177306
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/isbn/978-987-8352-57-2
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.format.none.fl_str_mv application/pdf
630-636
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1844616342224764928
score 13.070432

Publicaciones similares