Consistencia de memoria en sistemas DVSM

Autores
García, Rafael B.; Echaiz, Javier; Ardenghi, Jorge Raúl
Año de publicación
2002
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
Las arquitecturas paralelo, obtenidas combinando varios procesadores, pueden suministrar potencia de cómputo ordenes de magnitud superior a las arquitecturas de procesador único. Un aspecto clave que diferencia a estas arquitecturas es el mecanismo de soporte para la comunicación. En las arquitecturas de pasaje de mensaje cada procesador tendrá a su propia memoria local solo accesible por el mismo, requiriendo que los procesos se comuniquen a través de mensajes explícitos. Contrariamente, multiprocesadores con un espacio único de memoria, sistemas SM, al permitir que toda la memoria pueda accederse desde los distintos procesadores, posibilita una comunicación con operaciones de lectura y escritura en memoria. Los sistemas SM, referidos usualmente como rígidamente acoplados, proporcionan una memoria global la cual ser a accesible por igual por todos los procesadores. Esto permite compartir datos a través de un mecanismo uniforme de lectura/escritura sobre la memoria común, UMA, aunando facilidad de programación y portabilidad. Como contrapartida estos sistemas estarán expuestos a un incremento en la contención y latencia de los accesos a memoria, afectando perfomance y escalabilidad.
Eje: Procesamiento Concurrente, Paralelo y Distribuido
Red de Universidades con Carreras en Informática (RedUNCI)
Materia
Ciencias Informáticas
Parallel
Shared Memory, SM
Distributed Shared Memory, DSM
Distributed
Distributed Virtual Shared Memory, DVSM
Uniform Memory Access, UMA
Non-Uniform Memory Access, NUMA
Massively Parallel Processing, MPP
Secuential Consistency, SC.
Scope Consistency ScC
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/21933

id SEDICI_90036e78f4ad3db901da31c8880a85ca
oai_identifier_str oai:sedici.unlp.edu.ar:10915/21933
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Consistencia de memoria en sistemas DVSMGarcía, Rafael B.Echaiz, JavierArdenghi, Jorge RaúlCiencias InformáticasParallelShared Memory, SMDistributed Shared Memory, DSMDistributedDistributed Virtual Shared Memory, DVSMUniform Memory Access, UMANon-Uniform Memory Access, NUMAMassively Parallel Processing, MPPSecuential Consistency, SC.Scope Consistency ScCLas arquitecturas paralelo, obtenidas combinando varios procesadores, pueden suministrar potencia de cómputo ordenes de magnitud superior a las arquitecturas de procesador único. Un aspecto clave que diferencia a estas arquitecturas es el mecanismo de soporte para la comunicación. En las arquitecturas de pasaje de mensaje cada procesador tendrá a su propia memoria local solo accesible por el mismo, requiriendo que los procesos se comuniquen a través de mensajes explícitos. Contrariamente, multiprocesadores con un espacio único de memoria, sistemas SM, al permitir que toda la memoria pueda accederse desde los distintos procesadores, posibilita una comunicación con operaciones de lectura y escritura en memoria. Los sistemas SM, referidos usualmente como rígidamente acoplados, proporcionan una memoria global la cual ser a accesible por igual por todos los procesadores. Esto permite compartir datos a través de un mecanismo uniforme de lectura/escritura sobre la memoria común, UMA, aunando facilidad de programación y portabilidad. Como contrapartida estos sistemas estarán expuestos a un incremento en la contención y latencia de los accesos a memoria, afectando perfomance y escalabilidad.Eje: Procesamiento Concurrente, Paralelo y DistribuidoRed de Universidades con Carreras en Informática (RedUNCI)2002-05info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf377-381http://sedici.unlp.edu.ar/handle/10915/21933spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/2.5/ar/Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-29T10:54:51Zoai:sedici.unlp.edu.ar:10915/21933Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-29 10:54:52.193SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Consistencia de memoria en sistemas DVSM
title Consistencia de memoria en sistemas DVSM
spellingShingle Consistencia de memoria en sistemas DVSM
García, Rafael B.
Ciencias Informáticas
Parallel
Shared Memory, SM
Distributed Shared Memory, DSM
Distributed
Distributed Virtual Shared Memory, DVSM
Uniform Memory Access, UMA
Non-Uniform Memory Access, NUMA
Massively Parallel Processing, MPP
Secuential Consistency, SC.
Scope Consistency ScC
title_short Consistencia de memoria en sistemas DVSM
title_full Consistencia de memoria en sistemas DVSM
title_fullStr Consistencia de memoria en sistemas DVSM
title_full_unstemmed Consistencia de memoria en sistemas DVSM
title_sort Consistencia de memoria en sistemas DVSM
dc.creator.none.fl_str_mv García, Rafael B.
Echaiz, Javier
Ardenghi, Jorge Raúl
author García, Rafael B.
author_facet García, Rafael B.
Echaiz, Javier
Ardenghi, Jorge Raúl
author_role author
author2 Echaiz, Javier
Ardenghi, Jorge Raúl
author2_role author
author
dc.subject.none.fl_str_mv Ciencias Informáticas
Parallel
Shared Memory, SM
Distributed Shared Memory, DSM
Distributed
Distributed Virtual Shared Memory, DVSM
Uniform Memory Access, UMA
Non-Uniform Memory Access, NUMA
Massively Parallel Processing, MPP
Secuential Consistency, SC.
Scope Consistency ScC
topic Ciencias Informáticas
Parallel
Shared Memory, SM
Distributed Shared Memory, DSM
Distributed
Distributed Virtual Shared Memory, DVSM
Uniform Memory Access, UMA
Non-Uniform Memory Access, NUMA
Massively Parallel Processing, MPP
Secuential Consistency, SC.
Scope Consistency ScC
dc.description.none.fl_txt_mv Las arquitecturas paralelo, obtenidas combinando varios procesadores, pueden suministrar potencia de cómputo ordenes de magnitud superior a las arquitecturas de procesador único. Un aspecto clave que diferencia a estas arquitecturas es el mecanismo de soporte para la comunicación. En las arquitecturas de pasaje de mensaje cada procesador tendrá a su propia memoria local solo accesible por el mismo, requiriendo que los procesos se comuniquen a través de mensajes explícitos. Contrariamente, multiprocesadores con un espacio único de memoria, sistemas SM, al permitir que toda la memoria pueda accederse desde los distintos procesadores, posibilita una comunicación con operaciones de lectura y escritura en memoria. Los sistemas SM, referidos usualmente como rígidamente acoplados, proporcionan una memoria global la cual ser a accesible por igual por todos los procesadores. Esto permite compartir datos a través de un mecanismo uniforme de lectura/escritura sobre la memoria común, UMA, aunando facilidad de programación y portabilidad. Como contrapartida estos sistemas estarán expuestos a un incremento en la contención y latencia de los accesos a memoria, afectando perfomance y escalabilidad.
Eje: Procesamiento Concurrente, Paralelo y Distribuido
Red de Universidades con Carreras en Informática (RedUNCI)
description Las arquitecturas paralelo, obtenidas combinando varios procesadores, pueden suministrar potencia de cómputo ordenes de magnitud superior a las arquitecturas de procesador único. Un aspecto clave que diferencia a estas arquitecturas es el mecanismo de soporte para la comunicación. En las arquitecturas de pasaje de mensaje cada procesador tendrá a su propia memoria local solo accesible por el mismo, requiriendo que los procesos se comuniquen a través de mensajes explícitos. Contrariamente, multiprocesadores con un espacio único de memoria, sistemas SM, al permitir que toda la memoria pueda accederse desde los distintos procesadores, posibilita una comunicación con operaciones de lectura y escritura en memoria. Los sistemas SM, referidos usualmente como rígidamente acoplados, proporcionan una memoria global la cual ser a accesible por igual por todos los procesadores. Esto permite compartir datos a través de un mecanismo uniforme de lectura/escritura sobre la memoria común, UMA, aunando facilidad de programación y portabilidad. Como contrapartida estos sistemas estarán expuestos a un incremento en la contención y latencia de los accesos a memoria, afectando perfomance y escalabilidad.
publishDate 2002
dc.date.none.fl_str_mv 2002-05
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/21933
url http://sedici.unlp.edu.ar/handle/10915/21933
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
dc.format.none.fl_str_mv application/pdf
377-381
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1844615806513577984
score 13.070432