Descripción VHDL de un microcontrolador
- Autores
- Martínez Belot, Luis José Javier; Leyes, Daniel Alejandro; Villagarcía Wanza, Horacio A.
- Año de publicación
- 2008
- Idioma
- español castellano
- Tipo de recurso
- documento de conferencia
- Estado
- versión publicada
- Descripción
- En este trabajo se presenta una descripción utilizando el lenguaje de descripción de hardware VHDL (Very High Speed Integrated Circuit Hardware Description Language - VHSIC HDL) de un microcontrolador. Se define una estructura interconectada de componentes para describir la mayor parte los integrantes de una familia de microcontroladores comerciales. Cada componente y la estructura propuesta fueron simulados y sus resultados fueron los esperados. Dado que los elementos que constituyen el microcontrolador tienen las características de un sistema complejo (CPU, Memoria y puertos de E/S), la implementación física de un modelo completo nos llevaría a obtener un sistema en chip (System On a Chip - SOC). La descripción completa también permite definir un módulo IP utilizable en diseños con lógica programable.
Workshop de Arquitecturas, Redes y Sistemas Operativos (WARSO)
Red de Universidades con Carreras en Informática (RedUNCI) - Materia
-
Ciencias Informáticas
VHDL
Hardware description languages
System On a chip (SOC)
Logic Programming
microcontrolador - Nivel de accesibilidad
- acceso abierto
- Condiciones de uso
- http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
- Repositorio
- Institución
- Universidad Nacional de La Plata
- OAI Identificador
- oai:sedici.unlp.edu.ar:10915/21577
Ver los metadatos del registro completo
id |
SEDICI_6d9607c9516f27b3db71a94f26f8d6af |
---|---|
oai_identifier_str |
oai:sedici.unlp.edu.ar:10915/21577 |
network_acronym_str |
SEDICI |
repository_id_str |
1329 |
network_name_str |
SEDICI (UNLP) |
spelling |
Descripción VHDL de un microcontroladorMartínez Belot, Luis José JavierLeyes, Daniel AlejandroVillagarcía Wanza, Horacio A.Ciencias InformáticasVHDLHardware description languagesSystem On a chip (SOC)Logic ProgrammingmicrocontroladorEn este trabajo se presenta una descripción utilizando el lenguaje de descripción de hardware VHDL (Very High Speed Integrated Circuit Hardware Description Language - VHSIC HDL) de un microcontrolador. Se define una estructura interconectada de componentes para describir la mayor parte los integrantes de una familia de microcontroladores comerciales. Cada componente y la estructura propuesta fueron simulados y sus resultados fueron los esperados. Dado que los elementos que constituyen el microcontrolador tienen las características de un sistema complejo (CPU, Memoria y puertos de E/S), la implementación física de un modelo completo nos llevaría a obtener un sistema en chip (System On a Chip - SOC). La descripción completa también permite definir un módulo IP utilizable en diseños con lógica programable.Workshop de Arquitecturas, Redes y Sistemas Operativos (WARSO)Red de Universidades con Carreras en Informática (RedUNCI)2008-10info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdfhttp://sedici.unlp.edu.ar/handle/10915/21577spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/2.5/ar/Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-03T10:27:32Zoai:sedici.unlp.edu.ar:10915/21577Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-03 10:27:32.294SEDICI (UNLP) - Universidad Nacional de La Platafalse |
dc.title.none.fl_str_mv |
Descripción VHDL de un microcontrolador |
title |
Descripción VHDL de un microcontrolador |
spellingShingle |
Descripción VHDL de un microcontrolador Martínez Belot, Luis José Javier Ciencias Informáticas VHDL Hardware description languages System On a chip (SOC) Logic Programming microcontrolador |
title_short |
Descripción VHDL de un microcontrolador |
title_full |
Descripción VHDL de un microcontrolador |
title_fullStr |
Descripción VHDL de un microcontrolador |
title_full_unstemmed |
Descripción VHDL de un microcontrolador |
title_sort |
Descripción VHDL de un microcontrolador |
dc.creator.none.fl_str_mv |
Martínez Belot, Luis José Javier Leyes, Daniel Alejandro Villagarcía Wanza, Horacio A. |
author |
Martínez Belot, Luis José Javier |
author_facet |
Martínez Belot, Luis José Javier Leyes, Daniel Alejandro Villagarcía Wanza, Horacio A. |
author_role |
author |
author2 |
Leyes, Daniel Alejandro Villagarcía Wanza, Horacio A. |
author2_role |
author author |
dc.subject.none.fl_str_mv |
Ciencias Informáticas VHDL Hardware description languages System On a chip (SOC) Logic Programming microcontrolador |
topic |
Ciencias Informáticas VHDL Hardware description languages System On a chip (SOC) Logic Programming microcontrolador |
dc.description.none.fl_txt_mv |
En este trabajo se presenta una descripción utilizando el lenguaje de descripción de hardware VHDL (Very High Speed Integrated Circuit Hardware Description Language - VHSIC HDL) de un microcontrolador. Se define una estructura interconectada de componentes para describir la mayor parte los integrantes de una familia de microcontroladores comerciales. Cada componente y la estructura propuesta fueron simulados y sus resultados fueron los esperados. Dado que los elementos que constituyen el microcontrolador tienen las características de un sistema complejo (CPU, Memoria y puertos de E/S), la implementación física de un modelo completo nos llevaría a obtener un sistema en chip (System On a Chip - SOC). La descripción completa también permite definir un módulo IP utilizable en diseños con lógica programable. Workshop de Arquitecturas, Redes y Sistemas Operativos (WARSO) Red de Universidades con Carreras en Informática (RedUNCI) |
description |
En este trabajo se presenta una descripción utilizando el lenguaje de descripción de hardware VHDL (Very High Speed Integrated Circuit Hardware Description Language - VHSIC HDL) de un microcontrolador. Se define una estructura interconectada de componentes para describir la mayor parte los integrantes de una familia de microcontroladores comerciales. Cada componente y la estructura propuesta fueron simulados y sus resultados fueron los esperados. Dado que los elementos que constituyen el microcontrolador tienen las características de un sistema complejo (CPU, Memoria y puertos de E/S), la implementación física de un modelo completo nos llevaría a obtener un sistema en chip (System On a Chip - SOC). La descripción completa también permite definir un módulo IP utilizable en diseños con lógica programable. |
publishDate |
2008 |
dc.date.none.fl_str_mv |
2008-10 |
dc.type.none.fl_str_mv |
info:eu-repo/semantics/conferenceObject info:eu-repo/semantics/publishedVersion Objeto de conferencia http://purl.org/coar/resource_type/c_5794 info:ar-repo/semantics/documentoDeConferencia |
format |
conferenceObject |
status_str |
publishedVersion |
dc.identifier.none.fl_str_mv |
http://sedici.unlp.edu.ar/handle/10915/21577 |
url |
http://sedici.unlp.edu.ar/handle/10915/21577 |
dc.language.none.fl_str_mv |
spa |
language |
spa |
dc.rights.none.fl_str_mv |
info:eu-repo/semantics/openAccess http://creativecommons.org/licenses/by-nc-sa/2.5/ar/ Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5) |
eu_rights_str_mv |
openAccess |
rights_invalid_str_mv |
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/ Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5) |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:SEDICI (UNLP) instname:Universidad Nacional de La Plata instacron:UNLP |
reponame_str |
SEDICI (UNLP) |
collection |
SEDICI (UNLP) |
instname_str |
Universidad Nacional de La Plata |
instacron_str |
UNLP |
institution |
UNLP |
repository.name.fl_str_mv |
SEDICI (UNLP) - Universidad Nacional de La Plata |
repository.mail.fl_str_mv |
alira@sedici.unlp.edu.ar |
_version_ |
1842260112824074240 |
score |
13.13397 |