Receptor de GPS para aplicaciones espaciales: diseño e implementación de la etapa de radiofrecuencia

Autores
López La Valle, Ramón Gerardo; García, Javier Gonzalo
Año de publicación
2009
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
En este trabajo se presenta el diseño y la implementación de la etapa de entrada de radiofrecuencia (RF) del receptor de GPS que forma parte del paquete de demostración tecnológico (TDP) del satélite argentino SAC-D/Aquarius. El objetivo de incluir un receptor de GPS en el TDP del SAC-D es probar dos arquitecturas de procesamiento diferentes. Por lo tanto, el receptor propuesto consta de una etapa de entrada de RF en la que se seleccionan y pre-amplifican las señales de GPS y dos arquitecturas de procesamiento independientes: una basada en un procesador comercial Motorola de la familia 68000 (denominada RGPS-M) y otra que utiliza una computadora, que no forma parte del receptor, implementada con el procesador calificado para vuelo ERC32 (denominada RGPS-E).
Instituto de Investigaciones en Electrónica, Control y Procesamiento de Señales
Materia
Ingeniería
GPS
Receptor de RF
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/142219

id SEDICI_3e2c66f8d356fc746c7f3a9ed314b3d5
oai_identifier_str oai:sedici.unlp.edu.ar:10915/142219
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Receptor de GPS para aplicaciones espaciales: diseño e implementación de la etapa de radiofrecuenciaLópez La Valle, Ramón GerardoGarcía, Javier GonzaloIngenieríaGPSReceptor de RFEn este trabajo se presenta el diseño y la implementación de la etapa de entrada de radiofrecuencia (RF) del receptor de GPS que forma parte del paquete de demostración tecnológico (TDP) del satélite argentino SAC-D/Aquarius. El objetivo de incluir un receptor de GPS en el TDP del SAC-D es probar dos arquitecturas de procesamiento diferentes. Por lo tanto, el receptor propuesto consta de una etapa de entrada de RF en la que se seleccionan y pre-amplifican las señales de GPS y dos arquitecturas de procesamiento independientes: una basada en un procesador comercial Motorola de la familia 68000 (denominada RGPS-M) y otra que utiliza una computadora, que no forma parte del receptor, implementada con el procesador calificado para vuelo ERC32 (denominada RGPS-E).Instituto de Investigaciones en Electrónica, Control y Procesamiento de Señales2009info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdfhttp://sedici.unlp.edu.ar/handle/10915/142219spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-03T11:08:28Zoai:sedici.unlp.edu.ar:10915/142219Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-03 11:08:28.641SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Receptor de GPS para aplicaciones espaciales: diseño e implementación de la etapa de radiofrecuencia
title Receptor de GPS para aplicaciones espaciales: diseño e implementación de la etapa de radiofrecuencia
spellingShingle Receptor de GPS para aplicaciones espaciales: diseño e implementación de la etapa de radiofrecuencia
López La Valle, Ramón Gerardo
Ingeniería
GPS
Receptor de RF
title_short Receptor de GPS para aplicaciones espaciales: diseño e implementación de la etapa de radiofrecuencia
title_full Receptor de GPS para aplicaciones espaciales: diseño e implementación de la etapa de radiofrecuencia
title_fullStr Receptor de GPS para aplicaciones espaciales: diseño e implementación de la etapa de radiofrecuencia
title_full_unstemmed Receptor de GPS para aplicaciones espaciales: diseño e implementación de la etapa de radiofrecuencia
title_sort Receptor de GPS para aplicaciones espaciales: diseño e implementación de la etapa de radiofrecuencia
dc.creator.none.fl_str_mv López La Valle, Ramón Gerardo
García, Javier Gonzalo
author López La Valle, Ramón Gerardo
author_facet López La Valle, Ramón Gerardo
García, Javier Gonzalo
author_role author
author2 García, Javier Gonzalo
author2_role author
dc.subject.none.fl_str_mv Ingeniería
GPS
Receptor de RF
topic Ingeniería
GPS
Receptor de RF
dc.description.none.fl_txt_mv En este trabajo se presenta el diseño y la implementación de la etapa de entrada de radiofrecuencia (RF) del receptor de GPS que forma parte del paquete de demostración tecnológico (TDP) del satélite argentino SAC-D/Aquarius. El objetivo de incluir un receptor de GPS en el TDP del SAC-D es probar dos arquitecturas de procesamiento diferentes. Por lo tanto, el receptor propuesto consta de una etapa de entrada de RF en la que se seleccionan y pre-amplifican las señales de GPS y dos arquitecturas de procesamiento independientes: una basada en un procesador comercial Motorola de la familia 68000 (denominada RGPS-M) y otra que utiliza una computadora, que no forma parte del receptor, implementada con el procesador calificado para vuelo ERC32 (denominada RGPS-E).
Instituto de Investigaciones en Electrónica, Control y Procesamiento de Señales
description En este trabajo se presenta el diseño y la implementación de la etapa de entrada de radiofrecuencia (RF) del receptor de GPS que forma parte del paquete de demostración tecnológico (TDP) del satélite argentino SAC-D/Aquarius. El objetivo de incluir un receptor de GPS en el TDP del SAC-D es probar dos arquitecturas de procesamiento diferentes. Por lo tanto, el receptor propuesto consta de una etapa de entrada de RF en la que se seleccionan y pre-amplifican las señales de GPS y dos arquitecturas de procesamiento independientes: una basada en un procesador comercial Motorola de la familia 68000 (denominada RGPS-M) y otra que utiliza una computadora, que no forma parte del receptor, implementada con el procesador calificado para vuelo ERC32 (denominada RGPS-E).
publishDate 2009
dc.date.none.fl_str_mv 2009
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/142219
url http://sedici.unlp.edu.ar/handle/10915/142219
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1842260588027183104
score 13.13397