Diseño e implementación de una interfaz PECL-TTL/CMOS para un receptor GPS
- Autores
- Juárez, José María; Lorente, Hugo Enrique
- Año de publicación
- 2006
- Idioma
- español castellano
- Tipo de recurso
- documento de conferencia
- Estado
- versión publicada
- Descripción
- En general, un receptor de GPS (Global Positioning System) puede dividirse en tres etapas básicas: la etapa de Radio frecuencia, que traslada a frecuencia intermedia, muestrea y digitaliza la señal de GPS, la etapa de correladores programables, que realiza la correlación de las señales recibidas y la etapa de procesamiento que calcula la solución de navegación. Se dispone de un receptor GPS donde las dos primeras etapas, están implementadas con dispositivos específicos (ASIC- Application Specific Integrated Circuit) que se encuentran conectados a través de una interfaz PECL. Debido al interés en el desarrollo de hardware propio, como ser correladores programables implementados en FPGA, se implementó una interfaz para la conversión de las señales diferenciales PECL a señales TTL/CMOS y viceversa con el fin de poder interconectar los ASIC con dispositivos que no poseen interfaces diferenciales. La interfaz diferencial del receptor GPS se compone de cuatro señales PECL diferenciales: el reloj de GPS de 49.106 MHz, el reloj de muestro de 38.194 MHz, y las muestras de la señal en magnitud y signo a una frecuencia de 9.45 MHz. Los dispositivos PECL o Lógica acoplada por emisor positiva (Positive Emitter Coupled Logic) no son más que los dispositivos ECL (Emitter Coupled Logic) funcionando con alimentación positiva. Estos últimos, desarrollados para implementar interfaces diferenciales de alta velocidad son alimentados con una tensión de -5.2V. Debido a la incompatibilidad con otras tecnologías como TTL o CMOS, la lógica ECL se ha perfeccionado para poder utilizarse con fuentes de alimentación positivas. A continuación se describen las características de estos dispositivos y posteriormente el diseño de la interfaz de interconexión.
Facultad de Ingeniería - Materia
-
Ingeniería
Interfaz
PECL
TTL/CMOS
GPS - Nivel de accesibilidad
- acceso abierto
- Condiciones de uso
- http://creativecommons.org/licenses/by-nc-sa/4.0/
- Repositorio
- Institución
- Universidad Nacional de La Plata
- OAI Identificador
- oai:sedici.unlp.edu.ar:10915/146493
Ver los metadatos del registro completo
id |
SEDICI_3b5a03ea068eebf1c9c311512bce40fc |
---|---|
oai_identifier_str |
oai:sedici.unlp.edu.ar:10915/146493 |
network_acronym_str |
SEDICI |
repository_id_str |
1329 |
network_name_str |
SEDICI (UNLP) |
spelling |
Diseño e implementación de una interfaz PECL-TTL/CMOS para un receptor GPSJuárez, José MaríaLorente, Hugo EnriqueIngenieríaInterfazPECLTTL/CMOSGPSEn general, un receptor de GPS (Global Positioning System) puede dividirse en tres etapas básicas: la etapa de Radio frecuencia, que traslada a frecuencia intermedia, muestrea y digitaliza la señal de GPS, la etapa de correladores programables, que realiza la correlación de las señales recibidas y la etapa de procesamiento que calcula la solución de navegación. Se dispone de un receptor GPS donde las dos primeras etapas, están implementadas con dispositivos específicos (ASIC- Application Specific Integrated Circuit) que se encuentran conectados a través de una interfaz PECL. Debido al interés en el desarrollo de hardware propio, como ser correladores programables implementados en FPGA, se implementó una interfaz para la conversión de las señales diferenciales PECL a señales TTL/CMOS y viceversa con el fin de poder interconectar los ASIC con dispositivos que no poseen interfaces diferenciales. La interfaz diferencial del receptor GPS se compone de cuatro señales PECL diferenciales: el reloj de GPS de 49.106 MHz, el reloj de muestro de 38.194 MHz, y las muestras de la señal en magnitud y signo a una frecuencia de 9.45 MHz. Los dispositivos PECL o Lógica acoplada por emisor positiva (Positive Emitter Coupled Logic) no son más que los dispositivos ECL (Emitter Coupled Logic) funcionando con alimentación positiva. Estos últimos, desarrollados para implementar interfaces diferenciales de alta velocidad son alimentados con una tensión de -5.2V. Debido a la incompatibilidad con otras tecnologías como TTL o CMOS, la lógica ECL se ha perfeccionado para poder utilizarse con fuentes de alimentación positivas. A continuación se describen las características de estos dispositivos y posteriormente el diseño de la interfaz de interconexión.Facultad de Ingeniería2006info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdfhttp://sedici.unlp.edu.ar/handle/10915/146493spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-17T10:20:01Zoai:sedici.unlp.edu.ar:10915/146493Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-17 10:20:02.126SEDICI (UNLP) - Universidad Nacional de La Platafalse |
dc.title.none.fl_str_mv |
Diseño e implementación de una interfaz PECL-TTL/CMOS para un receptor GPS |
title |
Diseño e implementación de una interfaz PECL-TTL/CMOS para un receptor GPS |
spellingShingle |
Diseño e implementación de una interfaz PECL-TTL/CMOS para un receptor GPS Juárez, José María Ingeniería Interfaz PECL TTL/CMOS GPS |
title_short |
Diseño e implementación de una interfaz PECL-TTL/CMOS para un receptor GPS |
title_full |
Diseño e implementación de una interfaz PECL-TTL/CMOS para un receptor GPS |
title_fullStr |
Diseño e implementación de una interfaz PECL-TTL/CMOS para un receptor GPS |
title_full_unstemmed |
Diseño e implementación de una interfaz PECL-TTL/CMOS para un receptor GPS |
title_sort |
Diseño e implementación de una interfaz PECL-TTL/CMOS para un receptor GPS |
dc.creator.none.fl_str_mv |
Juárez, José María Lorente, Hugo Enrique |
author |
Juárez, José María |
author_facet |
Juárez, José María Lorente, Hugo Enrique |
author_role |
author |
author2 |
Lorente, Hugo Enrique |
author2_role |
author |
dc.subject.none.fl_str_mv |
Ingeniería Interfaz PECL TTL/CMOS GPS |
topic |
Ingeniería Interfaz PECL TTL/CMOS GPS |
dc.description.none.fl_txt_mv |
En general, un receptor de GPS (Global Positioning System) puede dividirse en tres etapas básicas: la etapa de Radio frecuencia, que traslada a frecuencia intermedia, muestrea y digitaliza la señal de GPS, la etapa de correladores programables, que realiza la correlación de las señales recibidas y la etapa de procesamiento que calcula la solución de navegación. Se dispone de un receptor GPS donde las dos primeras etapas, están implementadas con dispositivos específicos (ASIC- Application Specific Integrated Circuit) que se encuentran conectados a través de una interfaz PECL. Debido al interés en el desarrollo de hardware propio, como ser correladores programables implementados en FPGA, se implementó una interfaz para la conversión de las señales diferenciales PECL a señales TTL/CMOS y viceversa con el fin de poder interconectar los ASIC con dispositivos que no poseen interfaces diferenciales. La interfaz diferencial del receptor GPS se compone de cuatro señales PECL diferenciales: el reloj de GPS de 49.106 MHz, el reloj de muestro de 38.194 MHz, y las muestras de la señal en magnitud y signo a una frecuencia de 9.45 MHz. Los dispositivos PECL o Lógica acoplada por emisor positiva (Positive Emitter Coupled Logic) no son más que los dispositivos ECL (Emitter Coupled Logic) funcionando con alimentación positiva. Estos últimos, desarrollados para implementar interfaces diferenciales de alta velocidad son alimentados con una tensión de -5.2V. Debido a la incompatibilidad con otras tecnologías como TTL o CMOS, la lógica ECL se ha perfeccionado para poder utilizarse con fuentes de alimentación positivas. A continuación se describen las características de estos dispositivos y posteriormente el diseño de la interfaz de interconexión. Facultad de Ingeniería |
description |
En general, un receptor de GPS (Global Positioning System) puede dividirse en tres etapas básicas: la etapa de Radio frecuencia, que traslada a frecuencia intermedia, muestrea y digitaliza la señal de GPS, la etapa de correladores programables, que realiza la correlación de las señales recibidas y la etapa de procesamiento que calcula la solución de navegación. Se dispone de un receptor GPS donde las dos primeras etapas, están implementadas con dispositivos específicos (ASIC- Application Specific Integrated Circuit) que se encuentran conectados a través de una interfaz PECL. Debido al interés en el desarrollo de hardware propio, como ser correladores programables implementados en FPGA, se implementó una interfaz para la conversión de las señales diferenciales PECL a señales TTL/CMOS y viceversa con el fin de poder interconectar los ASIC con dispositivos que no poseen interfaces diferenciales. La interfaz diferencial del receptor GPS se compone de cuatro señales PECL diferenciales: el reloj de GPS de 49.106 MHz, el reloj de muestro de 38.194 MHz, y las muestras de la señal en magnitud y signo a una frecuencia de 9.45 MHz. Los dispositivos PECL o Lógica acoplada por emisor positiva (Positive Emitter Coupled Logic) no son más que los dispositivos ECL (Emitter Coupled Logic) funcionando con alimentación positiva. Estos últimos, desarrollados para implementar interfaces diferenciales de alta velocidad son alimentados con una tensión de -5.2V. Debido a la incompatibilidad con otras tecnologías como TTL o CMOS, la lógica ECL se ha perfeccionado para poder utilizarse con fuentes de alimentación positivas. A continuación se describen las características de estos dispositivos y posteriormente el diseño de la interfaz de interconexión. |
publishDate |
2006 |
dc.date.none.fl_str_mv |
2006 |
dc.type.none.fl_str_mv |
info:eu-repo/semantics/conferenceObject info:eu-repo/semantics/publishedVersion Objeto de conferencia http://purl.org/coar/resource_type/c_5794 info:ar-repo/semantics/documentoDeConferencia |
format |
conferenceObject |
status_str |
publishedVersion |
dc.identifier.none.fl_str_mv |
http://sedici.unlp.edu.ar/handle/10915/146493 |
url |
http://sedici.unlp.edu.ar/handle/10915/146493 |
dc.language.none.fl_str_mv |
spa |
language |
spa |
dc.rights.none.fl_str_mv |
info:eu-repo/semantics/openAccess http://creativecommons.org/licenses/by-nc-sa/4.0/ Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0) |
eu_rights_str_mv |
openAccess |
rights_invalid_str_mv |
http://creativecommons.org/licenses/by-nc-sa/4.0/ Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0) |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:SEDICI (UNLP) instname:Universidad Nacional de La Plata instacron:UNLP |
reponame_str |
SEDICI (UNLP) |
collection |
SEDICI (UNLP) |
instname_str |
Universidad Nacional de La Plata |
instacron_str |
UNLP |
institution |
UNLP |
repository.name.fl_str_mv |
SEDICI (UNLP) - Universidad Nacional de La Plata |
repository.mail.fl_str_mv |
alira@sedici.unlp.edu.ar |
_version_ |
1843532892545744896 |
score |
13.004268 |