Diseño y generación automática de filtros digitales orientados a FPGAs

Autores
Arroyuelo, Jorge; Grosso, Alejandro; Arroyuelo, Mónica
Año de publicación
2008
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
Los filtros digitales se han convertido en una de las herramientas más utilizadas dentro del Procesamiento Digital de Señales. En los últimos tiempos se han apoyado para su implementación en dispositivos lógicos programables tales como las FPGAs, debido a las ventajas que estos dispositivos ofrecen. En el presente artículo, se propone un método de construcción de filtros digitales orientados a estos dispositivos, con el objetivo de reducir la cantidad de celdas lógicas utilizadas en los mismos. Además se presenta una herramienta de software, la cual permite obtener especificaciones en VHDL automáticamente a partir de características introducidas por el usuario, y que luego pueden ser sintetizadas de manera directa mediante las herramientas de síntesis actuales.
Presentado en el Congreso General
Red de Universidades con Carreras en Informática (RedUNCI)
Materia
Ciencias Informáticas
filtros digitales
filtros FIR
VHDL
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/21459
Acceder
id SEDICI_2c0efdc9b3752c3ed41f991422c018f7
oai_identifier_str oai:sedici.unlp.edu.ar:10915/21459
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Diseño y generación automática de filtros digitales orientados a FPGAsArroyuelo, JorgeGrosso, AlejandroArroyuelo, MónicaCiencias Informáticasfiltros digitalesfiltros FIRVHDLLos filtros digitales se han convertido en una de las herramientas más utilizadas dentro del Procesamiento Digital de Señales. En los últimos tiempos se han apoyado para su implementación en dispositivos lógicos programables tales como las FPGAs, debido a las ventajas que estos dispositivos ofrecen. En el presente artículo, se propone un método de construcción de filtros digitales orientados a estos dispositivos, con el objetivo de reducir la cantidad de celdas lógicas utilizadas en los mismos. Además se presenta una herramienta de software, la cual permite obtener especificaciones en VHDL automáticamente a partir de características introducidas por el usuario, y que luego pueden ser sintetizadas de manera directa mediante las herramientas de síntesis actuales.Presentado en el Congreso GeneralRed de Universidades con Carreras en Informática (RedUNCI)2008-10info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdfhttp://sedici.unlp.edu.ar/handle/10915/21459spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/2.5/ar/Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-17T09:38:04Zoai:sedici.unlp.edu.ar:10915/21459Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-17 09:38:04.494SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Diseño y generación automática de filtros digitales orientados a FPGAs
title Diseño y generación automática de filtros digitales orientados a FPGAs
spellingShingle Diseño y generación automática de filtros digitales orientados a FPGAs
Arroyuelo, Jorge
Ciencias Informáticas
filtros digitales
filtros FIR
VHDL
title_short Diseño y generación automática de filtros digitales orientados a FPGAs
title_full Diseño y generación automática de filtros digitales orientados a FPGAs
title_fullStr Diseño y generación automática de filtros digitales orientados a FPGAs
title_full_unstemmed Diseño y generación automática de filtros digitales orientados a FPGAs
title_sort Diseño y generación automática de filtros digitales orientados a FPGAs
dc.creator.none.fl_str_mv Arroyuelo, Jorge
Grosso, Alejandro
Arroyuelo, Mónica
author Arroyuelo, Jorge
author_facet Arroyuelo, Jorge
Grosso, Alejandro
Arroyuelo, Mónica
author_role author
author2 Grosso, Alejandro
Arroyuelo, Mónica
author2_role author
author
dc.subject.none.fl_str_mv Ciencias Informáticas
filtros digitales
filtros FIR
VHDL
topic Ciencias Informáticas
filtros digitales
filtros FIR
VHDL
dc.description.none.fl_txt_mv Los filtros digitales se han convertido en una de las herramientas más utilizadas dentro del Procesamiento Digital de Señales. En los últimos tiempos se han apoyado para su implementación en dispositivos lógicos programables tales como las FPGAs, debido a las ventajas que estos dispositivos ofrecen. En el presente artículo, se propone un método de construcción de filtros digitales orientados a estos dispositivos, con el objetivo de reducir la cantidad de celdas lógicas utilizadas en los mismos. Además se presenta una herramienta de software, la cual permite obtener especificaciones en VHDL automáticamente a partir de características introducidas por el usuario, y que luego pueden ser sintetizadas de manera directa mediante las herramientas de síntesis actuales.
Presentado en el Congreso General
Red de Universidades con Carreras en Informática (RedUNCI)
description Los filtros digitales se han convertido en una de las herramientas más utilizadas dentro del Procesamiento Digital de Señales. En los últimos tiempos se han apoyado para su implementación en dispositivos lógicos programables tales como las FPGAs, debido a las ventajas que estos dispositivos ofrecen. En el presente artículo, se propone un método de construcción de filtros digitales orientados a estos dispositivos, con el objetivo de reducir la cantidad de celdas lógicas utilizadas en los mismos. Además se presenta una herramienta de software, la cual permite obtener especificaciones en VHDL automáticamente a partir de características introducidas por el usuario, y que luego pueden ser sintetizadas de manera directa mediante las herramientas de síntesis actuales.
publishDate 2008
dc.date.none.fl_str_mv 2008-10
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/21459
url http://sedici.unlp.edu.ar/handle/10915/21459
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1843532041070575616
score 13.001348

Publicaciones similares