Las principales componentes de un procesador RISC como circuitos simulados

Autores
Aguirre, Guillermo
Año de publicación
2004
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
En las primeras etapas del proyecto se trabajará principalmente en el análisis y diseño del circuito lógico requerido para las principales componentes del procesador: unidad de control, contador de programa, banco de registros, ALU, etc. En estas etapas se utilizaran estrategias para minimizar la complejidad del circuito buscando reducir la cantidad de componentes y conexiones. La parte principal de proyecto consistirá en la implementación sobre un simulador de los circuitos diseñados. Finalmente se procederá a la prueba de funcionamiento y análisis de los diagramas de señales generadas por los circuitos construidos.
Eje: Informática educativa
Red de Universidades con Carreras en Informática (RedUNCI)
Materia
Ciencias Informáticas
Education
procesador RISC
informática
circuitos simulados
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/21279
Acceder
id SEDICI_17f1b8f6efa12fd7dc9f19b3d16e667d
oai_identifier_str oai:sedici.unlp.edu.ar:10915/21279
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Las principales componentes de un procesador RISC como circuitos simuladosAguirre, GuillermoCiencias InformáticasEducationprocesador RISCinformáticacircuitos simuladosEn las primeras etapas del proyecto se trabajará principalmente en el análisis y diseño del circuito lógico requerido para las principales componentes del procesador: unidad de control, contador de programa, banco de registros, ALU, etc. En estas etapas se utilizaran estrategias para minimizar la complejidad del circuito buscando reducir la cantidad de componentes y conexiones. La parte principal de proyecto consistirá en la implementación sobre un simulador de los circuitos diseñados. Finalmente se procederá a la prueba de funcionamiento y análisis de los diagramas de señales generadas por los circuitos construidos.Eje: Informática educativaRed de Universidades con Carreras en Informática (RedUNCI)2004-05info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf145-148http://sedici.unlp.edu.ar/handle/10915/21279spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/2.5/ar/Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-11-05T12:34:31Zoai:sedici.unlp.edu.ar:10915/21279Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-11-05 12:34:31.549SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Las principales componentes de un procesador RISC como circuitos simulados
title Las principales componentes de un procesador RISC como circuitos simulados
spellingShingle Las principales componentes de un procesador RISC como circuitos simulados
Aguirre, Guillermo
Ciencias Informáticas
Education
procesador RISC
informática
circuitos simulados
title_short Las principales componentes de un procesador RISC como circuitos simulados
title_full Las principales componentes de un procesador RISC como circuitos simulados
title_fullStr Las principales componentes de un procesador RISC como circuitos simulados
title_full_unstemmed Las principales componentes de un procesador RISC como circuitos simulados
title_sort Las principales componentes de un procesador RISC como circuitos simulados
dc.creator.none.fl_str_mv Aguirre, Guillermo
author Aguirre, Guillermo
author_facet Aguirre, Guillermo
author_role author
dc.subject.none.fl_str_mv Ciencias Informáticas
Education
procesador RISC
informática
circuitos simulados
topic Ciencias Informáticas
Education
procesador RISC
informática
circuitos simulados
dc.description.none.fl_txt_mv En las primeras etapas del proyecto se trabajará principalmente en el análisis y diseño del circuito lógico requerido para las principales componentes del procesador: unidad de control, contador de programa, banco de registros, ALU, etc. En estas etapas se utilizaran estrategias para minimizar la complejidad del circuito buscando reducir la cantidad de componentes y conexiones. La parte principal de proyecto consistirá en la implementación sobre un simulador de los circuitos diseñados. Finalmente se procederá a la prueba de funcionamiento y análisis de los diagramas de señales generadas por los circuitos construidos.
Eje: Informática educativa
Red de Universidades con Carreras en Informática (RedUNCI)
description En las primeras etapas del proyecto se trabajará principalmente en el análisis y diseño del circuito lógico requerido para las principales componentes del procesador: unidad de control, contador de programa, banco de registros, ALU, etc. En estas etapas se utilizaran estrategias para minimizar la complejidad del circuito buscando reducir la cantidad de componentes y conexiones. La parte principal de proyecto consistirá en la implementación sobre un simulador de los circuitos diseñados. Finalmente se procederá a la prueba de funcionamiento y análisis de los diagramas de señales generadas por los circuitos construidos.
publishDate 2004
dc.date.none.fl_str_mv 2004-05
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/21279
url http://sedici.unlp.edu.ar/handle/10915/21279
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
dc.format.none.fl_str_mv application/pdf
145-148
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1847978359081926656
score 13.142177

Publicaciones similares