Procesador RISC de ancho de palabra parametrizable: diseño de la arquitectura básica

Autores
Da Silva Gillig, Julián
Año de publicación
2003
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
En este trabajo se propone la arquitectura básica de un microprocesador de tipo RISC, de ancho de palabra de datos parametrizable, diseñado para ser implementado sobre tecnología FPGA (Field Programmable Gate Array). El mismo está orientado especialmente a aplicaciones en sistemas embebidos, por lo que se pretende optimizar el uso de memoria de programa, manteniendo además un buen desempeño temporal de ejecución. Se hace hincapié en la reducción de dependencias entre instrucciones y otros aspectos que facilitan las optimizaciones de compilación y la generación de código eficiente temporal y espacialmente. Otro objetivo importante del diseño es reducir su complejidad, sobre todo teniendo en cuenta el tipo de tecnología de implementación a utilizar. Se describe también la metodología de diseño seguida y el estado actual del desarrollo.
Sociedad Argentina de Informática e Investigación Operativa
Materia
Ciencias Informáticas
Microprocesador
RISC
tecnología FPGA
sistemas embebidos
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/184490
Acceder
id SEDICI_8d650012f49963509d2e184352f68173
oai_identifier_str oai:sedici.unlp.edu.ar:10915/184490
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Procesador RISC de ancho de palabra parametrizable: diseño de la arquitectura básicaDa Silva Gillig, JuliánCiencias InformáticasMicroprocesadorRISCtecnología FPGAsistemas embebidosEn este trabajo se propone la arquitectura básica de un microprocesador de tipo RISC, de ancho de palabra de datos parametrizable, diseñado para ser implementado sobre tecnología FPGA (Field Programmable Gate Array). El mismo está orientado especialmente a aplicaciones en sistemas embebidos, por lo que se pretende optimizar el uso de memoria de programa, manteniendo además un buen desempeño temporal de ejecución. Se hace hincapié en la reducción de dependencias entre instrucciones y otros aspectos que facilitan las optimizaciones de compilación y la generación de código eficiente temporal y espacialmente. Otro objetivo importante del diseño es reducir su complejidad, sobre todo teniendo en cuenta el tipo de tecnología de implementación a utilizar. Se describe también la metodología de diseño seguida y el estado actual del desarrollo.Sociedad Argentina de Informática e Investigación Operativa2003-09info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdfhttp://sedici.unlp.edu.ar/handle/10915/184490spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-29T11:50:08Zoai:sedici.unlp.edu.ar:10915/184490Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-29 11:50:08.918SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Procesador RISC de ancho de palabra parametrizable: diseño de la arquitectura básica
title Procesador RISC de ancho de palabra parametrizable: diseño de la arquitectura básica
spellingShingle Procesador RISC de ancho de palabra parametrizable: diseño de la arquitectura básica
Da Silva Gillig, Julián
Ciencias Informáticas
Microprocesador
RISC
tecnología FPGA
sistemas embebidos
title_short Procesador RISC de ancho de palabra parametrizable: diseño de la arquitectura básica
title_full Procesador RISC de ancho de palabra parametrizable: diseño de la arquitectura básica
title_fullStr Procesador RISC de ancho de palabra parametrizable: diseño de la arquitectura básica
title_full_unstemmed Procesador RISC de ancho de palabra parametrizable: diseño de la arquitectura básica
title_sort Procesador RISC de ancho de palabra parametrizable: diseño de la arquitectura básica
dc.creator.none.fl_str_mv Da Silva Gillig, Julián
author Da Silva Gillig, Julián
author_facet Da Silva Gillig, Julián
author_role author
dc.subject.none.fl_str_mv Ciencias Informáticas
Microprocesador
RISC
tecnología FPGA
sistemas embebidos
topic Ciencias Informáticas
Microprocesador
RISC
tecnología FPGA
sistemas embebidos
dc.description.none.fl_txt_mv En este trabajo se propone la arquitectura básica de un microprocesador de tipo RISC, de ancho de palabra de datos parametrizable, diseñado para ser implementado sobre tecnología FPGA (Field Programmable Gate Array). El mismo está orientado especialmente a aplicaciones en sistemas embebidos, por lo que se pretende optimizar el uso de memoria de programa, manteniendo además un buen desempeño temporal de ejecución. Se hace hincapié en la reducción de dependencias entre instrucciones y otros aspectos que facilitan las optimizaciones de compilación y la generación de código eficiente temporal y espacialmente. Otro objetivo importante del diseño es reducir su complejidad, sobre todo teniendo en cuenta el tipo de tecnología de implementación a utilizar. Se describe también la metodología de diseño seguida y el estado actual del desarrollo.
Sociedad Argentina de Informática e Investigación Operativa
description En este trabajo se propone la arquitectura básica de un microprocesador de tipo RISC, de ancho de palabra de datos parametrizable, diseñado para ser implementado sobre tecnología FPGA (Field Programmable Gate Array). El mismo está orientado especialmente a aplicaciones en sistemas embebidos, por lo que se pretende optimizar el uso de memoria de programa, manteniendo además un buen desempeño temporal de ejecución. Se hace hincapié en la reducción de dependencias entre instrucciones y otros aspectos que facilitan las optimizaciones de compilación y la generación de código eficiente temporal y espacialmente. Otro objetivo importante del diseño es reducir su complejidad, sobre todo teniendo en cuenta el tipo de tecnología de implementación a utilizar. Se describe también la metodología de diseño seguida y el estado actual del desarrollo.
publishDate 2003
dc.date.none.fl_str_mv 2003-09
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/184490
url http://sedici.unlp.edu.ar/handle/10915/184490
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1844616361093890048
score 13.070432

Publicaciones similares