Análisis y simulación de procesadores RISC-V en plataforma ISA abierta

Autores
Argüello, Daniel Marcelo; Facchini, Higinio Alberto; Pérez, Santiago Cristóbal
Año de publicación
2021
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
Cualquier implementación SoC (System on Chip) que incluya algún procesador embebido debe pagar regalías (royalties) a través de la compra de la propiedad intelectual o de la licencia arquitectural. Es de gran importancia, para superar las brechas en el diseño e implementación, la idea de introducir una interfaz Software/Hardware abierta (ISA abierta) RISC V, que sea una realidad, no sometida a regalías. En 2010 nació una iniciativa en la Universidad de California en Berkeley para desarrollar el procesador RISC-V de ISA abierto y público que elimina la mayor parte de las restricciones impuestas por los ISAs propietarios. El objetivo del proyecto de investigación es centrarse en los Procesadores Docentes (ProcDoc-RV), en línea con los autores Paterson y Hennesy, y en los Procesadores sencillos (Micro-RV), orientados a aplicaciones embebidas, para actividades de investigación, análisis y simulación arquitectónica, a fin de determinar métricas cualitativas y cuantitativas de rendimiento de dichos Procesadores. Este documento se corresponde con el proyecto PID sobre RISC V, de la UTN Mendoza, en articulación con la Universidad de Zaragoza (España), que se espera fomente la difusión de la temática, y una mayor innovación en el desarrollo e implementación de productos electrónicos, se puedan compartir diseños y lograr accesibilidad a usuarios en general (y para aplicaciones específicas), solucionar problemas sin realizar grandes inversiones, y cualificar profesionales en el área. El personal principal relacionado a esta línea de investigación son docentes de la UTN Mendoza, y de la Universidad de Zaragoza, en las Cátedras afines a las Arquitecturas de Computadoras.
Eje: Arquitectura, redes y sistemas operativos.
Red de Universidades con Carreras en Informática
Materia
Ciencias Informáticas
RISC
CISC
RISC V
ISA Abierto
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/120002
Acceder
id SEDICI_9259f64f2e9fb3830ae81ff94403f80e
oai_identifier_str oai:sedici.unlp.edu.ar:10915/120002
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Análisis y simulación de procesadores RISC-V en plataforma ISA abiertaArgüello, Daniel MarceloFacchini, Higinio AlbertoPérez, Santiago CristóbalCiencias InformáticasRISCCISCRISC VISA AbiertoCualquier implementación SoC (System on Chip) que incluya algún procesador embebido debe pagar regalías (royalties) a través de la compra de la propiedad intelectual o de la licencia arquitectural. Es de gran importancia, para superar las brechas en el diseño e implementación, la idea de introducir una interfaz Software/Hardware abierta (ISA abierta) RISC V, que sea una realidad, no sometida a regalías. En 2010 nació una iniciativa en la Universidad de California en Berkeley para desarrollar el procesador RISC-V de ISA abierto y público que elimina la mayor parte de las restricciones impuestas por los ISAs propietarios. El objetivo del proyecto de investigación es centrarse en los Procesadores Docentes (ProcDoc-RV), en línea con los autores Paterson y Hennesy, y en los Procesadores sencillos (Micro-RV), orientados a aplicaciones embebidas, para actividades de investigación, análisis y simulación arquitectónica, a fin de determinar métricas cualitativas y cuantitativas de rendimiento de dichos Procesadores. Este documento se corresponde con el proyecto PID sobre RISC V, de la UTN Mendoza, en articulación con la Universidad de Zaragoza (España), que se espera fomente la difusión de la temática, y una mayor innovación en el desarrollo e implementación de productos electrónicos, se puedan compartir diseños y lograr accesibilidad a usuarios en general (y para aplicaciones específicas), solucionar problemas sin realizar grandes inversiones, y cualificar profesionales en el área. El personal principal relacionado a esta línea de investigación son docentes de la UTN Mendoza, y de la Universidad de Zaragoza, en las Cátedras afines a las Arquitecturas de Computadoras.Eje: Arquitectura, redes y sistemas operativos.Red de Universidades con Carreras en Informática2021-04info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf6-11http://sedici.unlp.edu.ar/handle/10915/120002spainfo:eu-repo/semantics/altIdentifier/isbn/978-987-24611-3-3info:eu-repo/semantics/altIdentifier/isbn/978-987-24611-4-0info:eu-repo/semantics/reference/hdl/10915/119487info:eu-repo/semantics/reference/hdl/10915/119490info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-03T11:00:28Zoai:sedici.unlp.edu.ar:10915/120002Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-03 11:00:28.48SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
title Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
spellingShingle Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
Argüello, Daniel Marcelo
Ciencias Informáticas
RISC
CISC
RISC V
ISA Abierto
title_short Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
title_full Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
title_fullStr Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
title_full_unstemmed Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
title_sort Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
dc.creator.none.fl_str_mv Argüello, Daniel Marcelo
Facchini, Higinio Alberto
Pérez, Santiago Cristóbal
author Argüello, Daniel Marcelo
author_facet Argüello, Daniel Marcelo
Facchini, Higinio Alberto
Pérez, Santiago Cristóbal
author_role author
author2 Facchini, Higinio Alberto
Pérez, Santiago Cristóbal
author2_role author
author
dc.subject.none.fl_str_mv Ciencias Informáticas
RISC
CISC
RISC V
ISA Abierto
topic Ciencias Informáticas
RISC
CISC
RISC V
ISA Abierto
dc.description.none.fl_txt_mv Cualquier implementación SoC (System on Chip) que incluya algún procesador embebido debe pagar regalías (royalties) a través de la compra de la propiedad intelectual o de la licencia arquitectural. Es de gran importancia, para superar las brechas en el diseño e implementación, la idea de introducir una interfaz Software/Hardware abierta (ISA abierta) RISC V, que sea una realidad, no sometida a regalías. En 2010 nació una iniciativa en la Universidad de California en Berkeley para desarrollar el procesador RISC-V de ISA abierto y público que elimina la mayor parte de las restricciones impuestas por los ISAs propietarios. El objetivo del proyecto de investigación es centrarse en los Procesadores Docentes (ProcDoc-RV), en línea con los autores Paterson y Hennesy, y en los Procesadores sencillos (Micro-RV), orientados a aplicaciones embebidas, para actividades de investigación, análisis y simulación arquitectónica, a fin de determinar métricas cualitativas y cuantitativas de rendimiento de dichos Procesadores. Este documento se corresponde con el proyecto PID sobre RISC V, de la UTN Mendoza, en articulación con la Universidad de Zaragoza (España), que se espera fomente la difusión de la temática, y una mayor innovación en el desarrollo e implementación de productos electrónicos, se puedan compartir diseños y lograr accesibilidad a usuarios en general (y para aplicaciones específicas), solucionar problemas sin realizar grandes inversiones, y cualificar profesionales en el área. El personal principal relacionado a esta línea de investigación son docentes de la UTN Mendoza, y de la Universidad de Zaragoza, en las Cátedras afines a las Arquitecturas de Computadoras.
Eje: Arquitectura, redes y sistemas operativos.
Red de Universidades con Carreras en Informática
description Cualquier implementación SoC (System on Chip) que incluya algún procesador embebido debe pagar regalías (royalties) a través de la compra de la propiedad intelectual o de la licencia arquitectural. Es de gran importancia, para superar las brechas en el diseño e implementación, la idea de introducir una interfaz Software/Hardware abierta (ISA abierta) RISC V, que sea una realidad, no sometida a regalías. En 2010 nació una iniciativa en la Universidad de California en Berkeley para desarrollar el procesador RISC-V de ISA abierto y público que elimina la mayor parte de las restricciones impuestas por los ISAs propietarios. El objetivo del proyecto de investigación es centrarse en los Procesadores Docentes (ProcDoc-RV), en línea con los autores Paterson y Hennesy, y en los Procesadores sencillos (Micro-RV), orientados a aplicaciones embebidas, para actividades de investigación, análisis y simulación arquitectónica, a fin de determinar métricas cualitativas y cuantitativas de rendimiento de dichos Procesadores. Este documento se corresponde con el proyecto PID sobre RISC V, de la UTN Mendoza, en articulación con la Universidad de Zaragoza (España), que se espera fomente la difusión de la temática, y una mayor innovación en el desarrollo e implementación de productos electrónicos, se puedan compartir diseños y lograr accesibilidad a usuarios en general (y para aplicaciones específicas), solucionar problemas sin realizar grandes inversiones, y cualificar profesionales en el área. El personal principal relacionado a esta línea de investigación son docentes de la UTN Mendoza, y de la Universidad de Zaragoza, en las Cátedras afines a las Arquitecturas de Computadoras.
publishDate 2021
dc.date.none.fl_str_mv 2021-04
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/120002
url http://sedici.unlp.edu.ar/handle/10915/120002
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/isbn/978-987-24611-3-3
info:eu-repo/semantics/altIdentifier/isbn/978-987-24611-4-0
info:eu-repo/semantics/reference/hdl/10915/119487
info:eu-repo/semantics/reference/hdl/10915/119490
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.format.none.fl_str_mv application/pdf
6-11
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1842260500086259712
score 13.13397

Publicaciones similares