Diseño de tres arquitecturas para un módulo criptográfico AES

• Autores: Ceminari , Paola Anabella
• Año de publicación: 2021
• Idioma: español castellano
• Tipo de recurso: tesis de maestría
• Colaborador/a o director/a de tesis: Mandolesi, Pablo Sergio
• Materia: Ingeniería; AES; Cifrado; Diseño digital
• Institución: Universidad Nacional del Sur

La seguridad de la información cumple un rol cada vez más importante en la actualidad. Esto motivó al Centro de Micro y Nanoelectrónica del Bicentenario (CMNB) del Instituto Nacional de Tecnología Industrial (INTI) a incorporar a su biblioteca de bloques de Propiedad Intelectual (IP) un módulo criptográfico capaz de ser integrado en cualquier sistema de mayor complejidad en el que se requiera confidencialidad. Dentro de la diversidad de algoritmos criptográficos existentes se decidió implementar AES (Advanced Encryption Standard) por ser ampliamente usado hoy en día y estar libre de licencias o regalías. Cada una de las aplicaciones impone distintos requisitos en el módulo de cifrado. El diseño de un mismo módulo AES que cumpla con los requisitos de todo el rango de aplicaciones posibles no es factible en la práctica. En este trabajo se propone el diseño de tres arquitecturas para un módulo de cifrado en bloques AES, mediante distintas técnicas de diseño de circuitos integrados digitales. Estas arquitecturas se denominan básica, compacta y pipeline, cada una de ellas es destinada a un rango de aplicaciones distinto y su diseño se orienta a la implementación en FPGA.
Information security plays an increasingly important role today. This motivated CMNB to incorporate a cipher module to its IP library, capable of being integrated in a more complex system that needs confidenciality. Within the diversity of existing cryptographic algorithms, AES (Advanced Encryption Standard) was chosen to be implemented, since it is widely used today and is free of licenses or royalties. Each application imposes diferent requirements on the encryption module. Designing a single AES module that meets the requirements of the full range of possible applications is not feasible in practice. In this work, the design of three architectures for an AES block encryption module is proposed, using diferent digital integrated circuit design techniques. These architectures are called basic, compact and pipeline, each one intended for a particular range of applications and their design is oriented towards FPGA implementation.
Fil: Ceminari , Paola Anabella. Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras; Argentina