Evaluación de la Confiabilidad de FPGAs
- Autores
- Roca, José Luis; Juliá, Ricardo Oscar; Serra, Ariel Miguel
- Año de publicación
- 2015
- Idioma
- español castellano
- Tipo de recurso
- informe técnico
- Estado
- versión aceptada
- Descripción
- Los beneficios que ha promovido el uso de las así denominadas FPGAs (del ingles “Field Programmable Gate Arrays”) ha dado lugar a un amplio espectro de utilización que va desde productos de consumo masivo a astronáutica. Esta diversidad exige de algún modo la necesidad de evaluar su comportamiento a lo largo del tiempo, esto es su confiabilidad, principalmente debido a su susceptibilidad a presentar errores de software o programación, debido a la alta densidad de celdas embebidas. La evaluación de la confiabilidad es un paso importante a la hora de diseñar sistemas altamente confiables, que se traduce en una fuerte ventaja competitiva en el mercado actual. Es así que el análisis de confiabilidad de circuitos digitales se esta convirtiendo en una característica importante en el proceso de diseño de sistemas de escala manométrica. Comprender las relaciones entre la estructura del circuito y su confiabilidad permite al diseñador implementar y de hecho, tomar alguna decisión que mejore el mismo diseño preliminar. El presente trabajo presenta un modelo probabilístico sobre estructuras lógicas propias de las FPGAs, esto es sobre los distintos CLBs (Complex Logic Blocks), usualmente constituidos LUTs (Look-up Tables) y Biestables (Flip-Flop) interconectados vía PSMs (Programmable Switch Matrix) y IOBs (Input-output Blocks). Tomando como base de evaluación, los modelos de circuitos lógicos propuestos en varias publicaciones (Reliability Evaluation of Logic Circuits”, Microelectronics & Reliability, Vol. 25, Nº 2, pp.257-260, Pergamon Press Ltd.) por el director del presente proyecto y ampliando estos conceptos a nivel de sistema, se propone investigar y analizar la posibilidad de utilizar esta metodología en la evaluación de la confiabilidad de las estructuras emergentes de la utilización de FPGAs en desarrollos electrónicos. Asimismo poner como objetivo analizar y estudiar la interrelación entre lenguajes de programación HDL (Hardware Description Language) y las estructuras emergentes de la modelización propuesta.
Fil: Roca, José Luis. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina.
Fil: Juliá, Ricardo Oscar. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina.
Fil: Serra, Ariel Miguel. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina. - Materia
-
ELECTRONICA
DISPOSITIVOS ELECTRONICOS
621.381 - Nivel de accesibilidad
- acceso abierto
- Condiciones de uso
- https://creativecommons.org/licenses/by-nc-sa/2.5/ar/
- Repositorio
- Institución
- Universidad Nacional de La Matanza
- OAI Identificador
- oai:repositoriocyt.unlam.edu.ar:123456789/585
Ver los metadatos del registro completo
id |
RDUNLAM_9917a1bbead3e119ca94ca49677861d7 |
---|---|
oai_identifier_str |
oai:repositoriocyt.unlam.edu.ar:123456789/585 |
network_acronym_str |
RDUNLAM |
repository_id_str |
a |
network_name_str |
Repositorio Digital UNLaM |
spelling |
Evaluación de la Confiabilidad de FPGAsRoca, José LuisJuliá, Ricardo OscarSerra, Ariel MiguelELECTRONICADISPOSITIVOS ELECTRONICOS621.381Los beneficios que ha promovido el uso de las así denominadas FPGAs (del ingles “Field Programmable Gate Arrays”) ha dado lugar a un amplio espectro de utilización que va desde productos de consumo masivo a astronáutica. Esta diversidad exige de algún modo la necesidad de evaluar su comportamiento a lo largo del tiempo, esto es su confiabilidad, principalmente debido a su susceptibilidad a presentar errores de software o programación, debido a la alta densidad de celdas embebidas. La evaluación de la confiabilidad es un paso importante a la hora de diseñar sistemas altamente confiables, que se traduce en una fuerte ventaja competitiva en el mercado actual. Es así que el análisis de confiabilidad de circuitos digitales se esta convirtiendo en una característica importante en el proceso de diseño de sistemas de escala manométrica. Comprender las relaciones entre la estructura del circuito y su confiabilidad permite al diseñador implementar y de hecho, tomar alguna decisión que mejore el mismo diseño preliminar. El presente trabajo presenta un modelo probabilístico sobre estructuras lógicas propias de las FPGAs, esto es sobre los distintos CLBs (Complex Logic Blocks), usualmente constituidos LUTs (Look-up Tables) y Biestables (Flip-Flop) interconectados vía PSMs (Programmable Switch Matrix) y IOBs (Input-output Blocks). Tomando como base de evaluación, los modelos de circuitos lógicos propuestos en varias publicaciones (Reliability Evaluation of Logic Circuits”, Microelectronics & Reliability, Vol. 25, Nº 2, pp.257-260, Pergamon Press Ltd.) por el director del presente proyecto y ampliando estos conceptos a nivel de sistema, se propone investigar y analizar la posibilidad de utilizar esta metodología en la evaluación de la confiabilidad de las estructuras emergentes de la utilización de FPGAs en desarrollos electrónicos. Asimismo poner como objetivo analizar y estudiar la interrelación entre lenguajes de programación HDL (Hardware Description Language) y las estructuras emergentes de la modelización propuesta.Fil: Roca, José Luis. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina.Fil: Juliá, Ricardo Oscar. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina.Fil: Serra, Ariel Miguel. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina.Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones TecnológicasRoca, José Luís20152021-06-12T00:29:39Z2021-06-12T00:29:39Zinfo:eu-repo/semantics/reportinfo:eu-repo/semantics/acceptedVersionhttp://purl.org/coar/resource_type/c_18ghinfo:ar-repo/semantics/informeTecnicoapplication/pdfapplication/pdfRoca, J. L., Juliá, R. O., Serra, A. M. (2015). Evaluación de la Confiabilidad de FPGAs [Archivo PDF]. San Justo: Universidad Nacional de La Matanza. Recuperado de http://repositoriocyt.unlam.edu.ar/handle/123456789/585http://repositoriocyt.unlam.edu.ar/handle/123456789/585spainfo:eu-repo/grantAgreement/SPU/PROINCE/C-163/AR. Buenos Aires. San Justo/Evaluación de la Confiabilidad de FPGAsinfo:eu-repo/semantics/openAccesshttps://creativecommons.org/licenses/by-nc-sa/2.5/ar/Licencia Creative Commons Atribución-NoComercial-CompartirIgual 2.5 Argentina (CC BY-NC-SA 2.5 AR)reponame:Repositorio Digital UNLaMinstname:Universidad Nacional de La Matanza2025-09-04T11:12:23Zoai:repositoriocyt.unlam.edu.ar:123456789/585instacron:UNLaMInstitucionalhttps://repositoriocyt.unlam.edu.ar/Universidad públicaNo correspondehttps://repositoriocyt.unlam.edu.ar/oaicytunlam@gmail.comArgentinaNo correspondeNo correspondeNo correspondeopendoar:a2025-09-04 11:12:23.444Repositorio Digital UNLaM - Universidad Nacional de La Matanzafalse |
dc.title.none.fl_str_mv |
Evaluación de la Confiabilidad de FPGAs |
title |
Evaluación de la Confiabilidad de FPGAs |
spellingShingle |
Evaluación de la Confiabilidad de FPGAs Roca, José Luis ELECTRONICA DISPOSITIVOS ELECTRONICOS 621.381 |
title_short |
Evaluación de la Confiabilidad de FPGAs |
title_full |
Evaluación de la Confiabilidad de FPGAs |
title_fullStr |
Evaluación de la Confiabilidad de FPGAs |
title_full_unstemmed |
Evaluación de la Confiabilidad de FPGAs |
title_sort |
Evaluación de la Confiabilidad de FPGAs |
dc.creator.none.fl_str_mv |
Roca, José Luis Juliá, Ricardo Oscar Serra, Ariel Miguel |
author |
Roca, José Luis |
author_facet |
Roca, José Luis Juliá, Ricardo Oscar Serra, Ariel Miguel |
author_role |
author |
author2 |
Juliá, Ricardo Oscar Serra, Ariel Miguel |
author2_role |
author author |
dc.contributor.none.fl_str_mv |
Roca, José Luís |
dc.subject.none.fl_str_mv |
ELECTRONICA DISPOSITIVOS ELECTRONICOS 621.381 |
topic |
ELECTRONICA DISPOSITIVOS ELECTRONICOS 621.381 |
dc.description.none.fl_txt_mv |
Los beneficios que ha promovido el uso de las así denominadas FPGAs (del ingles “Field Programmable Gate Arrays”) ha dado lugar a un amplio espectro de utilización que va desde productos de consumo masivo a astronáutica. Esta diversidad exige de algún modo la necesidad de evaluar su comportamiento a lo largo del tiempo, esto es su confiabilidad, principalmente debido a su susceptibilidad a presentar errores de software o programación, debido a la alta densidad de celdas embebidas. La evaluación de la confiabilidad es un paso importante a la hora de diseñar sistemas altamente confiables, que se traduce en una fuerte ventaja competitiva en el mercado actual. Es así que el análisis de confiabilidad de circuitos digitales se esta convirtiendo en una característica importante en el proceso de diseño de sistemas de escala manométrica. Comprender las relaciones entre la estructura del circuito y su confiabilidad permite al diseñador implementar y de hecho, tomar alguna decisión que mejore el mismo diseño preliminar. El presente trabajo presenta un modelo probabilístico sobre estructuras lógicas propias de las FPGAs, esto es sobre los distintos CLBs (Complex Logic Blocks), usualmente constituidos LUTs (Look-up Tables) y Biestables (Flip-Flop) interconectados vía PSMs (Programmable Switch Matrix) y IOBs (Input-output Blocks). Tomando como base de evaluación, los modelos de circuitos lógicos propuestos en varias publicaciones (Reliability Evaluation of Logic Circuits”, Microelectronics & Reliability, Vol. 25, Nº 2, pp.257-260, Pergamon Press Ltd.) por el director del presente proyecto y ampliando estos conceptos a nivel de sistema, se propone investigar y analizar la posibilidad de utilizar esta metodología en la evaluación de la confiabilidad de las estructuras emergentes de la utilización de FPGAs en desarrollos electrónicos. Asimismo poner como objetivo analizar y estudiar la interrelación entre lenguajes de programación HDL (Hardware Description Language) y las estructuras emergentes de la modelización propuesta. Fil: Roca, José Luis. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina. Fil: Juliá, Ricardo Oscar. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina. Fil: Serra, Ariel Miguel. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina. |
description |
Los beneficios que ha promovido el uso de las así denominadas FPGAs (del ingles “Field Programmable Gate Arrays”) ha dado lugar a un amplio espectro de utilización que va desde productos de consumo masivo a astronáutica. Esta diversidad exige de algún modo la necesidad de evaluar su comportamiento a lo largo del tiempo, esto es su confiabilidad, principalmente debido a su susceptibilidad a presentar errores de software o programación, debido a la alta densidad de celdas embebidas. La evaluación de la confiabilidad es un paso importante a la hora de diseñar sistemas altamente confiables, que se traduce en una fuerte ventaja competitiva en el mercado actual. Es así que el análisis de confiabilidad de circuitos digitales se esta convirtiendo en una característica importante en el proceso de diseño de sistemas de escala manométrica. Comprender las relaciones entre la estructura del circuito y su confiabilidad permite al diseñador implementar y de hecho, tomar alguna decisión que mejore el mismo diseño preliminar. El presente trabajo presenta un modelo probabilístico sobre estructuras lógicas propias de las FPGAs, esto es sobre los distintos CLBs (Complex Logic Blocks), usualmente constituidos LUTs (Look-up Tables) y Biestables (Flip-Flop) interconectados vía PSMs (Programmable Switch Matrix) y IOBs (Input-output Blocks). Tomando como base de evaluación, los modelos de circuitos lógicos propuestos en varias publicaciones (Reliability Evaluation of Logic Circuits”, Microelectronics & Reliability, Vol. 25, Nº 2, pp.257-260, Pergamon Press Ltd.) por el director del presente proyecto y ampliando estos conceptos a nivel de sistema, se propone investigar y analizar la posibilidad de utilizar esta metodología en la evaluación de la confiabilidad de las estructuras emergentes de la utilización de FPGAs en desarrollos electrónicos. Asimismo poner como objetivo analizar y estudiar la interrelación entre lenguajes de programación HDL (Hardware Description Language) y las estructuras emergentes de la modelización propuesta. |
publishDate |
2015 |
dc.date.none.fl_str_mv |
2015 2021-06-12T00:29:39Z 2021-06-12T00:29:39Z |
dc.type.none.fl_str_mv |
info:eu-repo/semantics/report info:eu-repo/semantics/acceptedVersion http://purl.org/coar/resource_type/c_18gh info:ar-repo/semantics/informeTecnico |
format |
report |
status_str |
acceptedVersion |
dc.identifier.none.fl_str_mv |
Roca, J. L., Juliá, R. O., Serra, A. M. (2015). Evaluación de la Confiabilidad de FPGAs [Archivo PDF]. San Justo: Universidad Nacional de La Matanza. Recuperado de http://repositoriocyt.unlam.edu.ar/handle/123456789/585 http://repositoriocyt.unlam.edu.ar/handle/123456789/585 |
identifier_str_mv |
Roca, J. L., Juliá, R. O., Serra, A. M. (2015). Evaluación de la Confiabilidad de FPGAs [Archivo PDF]. San Justo: Universidad Nacional de La Matanza. Recuperado de http://repositoriocyt.unlam.edu.ar/handle/123456789/585 |
url |
http://repositoriocyt.unlam.edu.ar/handle/123456789/585 |
dc.language.none.fl_str_mv |
spa |
language |
spa |
dc.relation.none.fl_str_mv |
info:eu-repo/grantAgreement/SPU/PROINCE/C-163/AR. Buenos Aires. San Justo/Evaluación de la Confiabilidad de FPGAs |
dc.rights.none.fl_str_mv |
info:eu-repo/semantics/openAccess https://creativecommons.org/licenses/by-nc-sa/2.5/ar/ Licencia Creative Commons Atribución-NoComercial-CompartirIgual 2.5 Argentina (CC BY-NC-SA 2.5 AR) |
eu_rights_str_mv |
openAccess |
rights_invalid_str_mv |
https://creativecommons.org/licenses/by-nc-sa/2.5/ar/ Licencia Creative Commons Atribución-NoComercial-CompartirIgual 2.5 Argentina (CC BY-NC-SA 2.5 AR) |
dc.format.none.fl_str_mv |
application/pdf application/pdf |
dc.publisher.none.fl_str_mv |
Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas |
publisher.none.fl_str_mv |
Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas |
dc.source.none.fl_str_mv |
reponame:Repositorio Digital UNLaM instname:Universidad Nacional de La Matanza |
reponame_str |
Repositorio Digital UNLaM |
collection |
Repositorio Digital UNLaM |
instname_str |
Universidad Nacional de La Matanza |
repository.name.fl_str_mv |
Repositorio Digital UNLaM - Universidad Nacional de La Matanza |
repository.mail.fl_str_mv |
cytunlam@gmail.com |
_version_ |
1842344021765128192 |
score |
12.623145 |