IP Core procesador de redes de Petri Jerárquicas

Autores
Micolini, Orlando; Arlettaz, Emiliano; Birocco Baudino, Sergio H.; Cebollada, Marcelo
Año de publicación
2014
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
La centralización de la sincronización de procesos mediante un IP-Core disminuye los tiempos requeridos para la labor de sincronización. La implementación de un procesador de Petri que ejecuta el formalismo de redes de Petri brinda una forma sencilla y efectiva de modelar, implementar, ejecutar y programar en forma directa sistemas reactivos con un alto grado de paralelismo. En este artículo se propone el desarrollo de un procesador de redes de Petri Jerárquicas (HPNP) implementado en un IP-Core, el cual, mantiene los beneficios del procesador de Petri, logra una notable reducción en los recursos de hardware utilizados y también la ejecución paralela de los procesos con el procesador de Petri. Esto último es posible gracias a la división de las redes de Petri y la implementación en hardware de un algoritmo que permite la comunicación entre las sub-redes resultantes.
Sociedad Argentina de Informática e Investigación Operativa (SADIO)
Materia
Ciencias Informáticas
IP-Core
multicore
Petri net
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nd/3.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/41770

id SEDICI_e3b38557d772b61d93270a71589f8e78
oai_identifier_str oai:sedici.unlp.edu.ar:10915/41770
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling IP Core procesador de redes de Petri JerárquicasMicolini, OrlandoArlettaz, EmilianoBirocco Baudino, Sergio H.Cebollada, MarceloCiencias InformáticasIP-CoremulticorePetri netLa centralización de la sincronización de procesos mediante un IP-Core disminuye los tiempos requeridos para la labor de sincronización. La implementación de un procesador de Petri que ejecuta el formalismo de redes de Petri brinda una forma sencilla y efectiva de modelar, implementar, ejecutar y programar en forma directa sistemas reactivos con un alto grado de paralelismo. En este artículo se propone el desarrollo de un procesador de redes de Petri Jerárquicas (HPNP) implementado en un IP-Core, el cual, mantiene los beneficios del procesador de Petri, logra una notable reducción en los recursos de hardware utilizados y también la ejecución paralela de los procesos con el procesador de Petri. Esto último es posible gracias a la división de las redes de Petri y la implementación en hardware de un algoritmo que permite la comunicación entre las sub-redes resultantes.Sociedad Argentina de Informática e Investigación Operativa (SADIO)2014-09info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf108-119http://sedici.unlp.edu.ar/handle/10915/41770spainfo:eu-repo/semantics/altIdentifier/url/http://43jaiio.sadio.org.ar/proceedings/AST/Paper10_AST_Micolini.pdfinfo:eu-repo/semantics/altIdentifier/issn/1850-2806info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nd/3.0/Creative Commons Attribution-NoDerivs 3.0 Unported (CC BY-ND 3.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-10-15T10:53:41Zoai:sedici.unlp.edu.ar:10915/41770Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-10-15 10:53:42.139SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv IP Core procesador de redes de Petri Jerárquicas
title IP Core procesador de redes de Petri Jerárquicas
spellingShingle IP Core procesador de redes de Petri Jerárquicas
Micolini, Orlando
Ciencias Informáticas
IP-Core
multicore
Petri net
title_short IP Core procesador de redes de Petri Jerárquicas
title_full IP Core procesador de redes de Petri Jerárquicas
title_fullStr IP Core procesador de redes de Petri Jerárquicas
title_full_unstemmed IP Core procesador de redes de Petri Jerárquicas
title_sort IP Core procesador de redes de Petri Jerárquicas
dc.creator.none.fl_str_mv Micolini, Orlando
Arlettaz, Emiliano
Birocco Baudino, Sergio H.
Cebollada, Marcelo
author Micolini, Orlando
author_facet Micolini, Orlando
Arlettaz, Emiliano
Birocco Baudino, Sergio H.
Cebollada, Marcelo
author_role author
author2 Arlettaz, Emiliano
Birocco Baudino, Sergio H.
Cebollada, Marcelo
author2_role author
author
author
dc.subject.none.fl_str_mv Ciencias Informáticas
IP-Core
multicore
Petri net
topic Ciencias Informáticas
IP-Core
multicore
Petri net
dc.description.none.fl_txt_mv La centralización de la sincronización de procesos mediante un IP-Core disminuye los tiempos requeridos para la labor de sincronización. La implementación de un procesador de Petri que ejecuta el formalismo de redes de Petri brinda una forma sencilla y efectiva de modelar, implementar, ejecutar y programar en forma directa sistemas reactivos con un alto grado de paralelismo. En este artículo se propone el desarrollo de un procesador de redes de Petri Jerárquicas (HPNP) implementado en un IP-Core, el cual, mantiene los beneficios del procesador de Petri, logra una notable reducción en los recursos de hardware utilizados y también la ejecución paralela de los procesos con el procesador de Petri. Esto último es posible gracias a la división de las redes de Petri y la implementación en hardware de un algoritmo que permite la comunicación entre las sub-redes resultantes.
Sociedad Argentina de Informática e Investigación Operativa (SADIO)
description La centralización de la sincronización de procesos mediante un IP-Core disminuye los tiempos requeridos para la labor de sincronización. La implementación de un procesador de Petri que ejecuta el formalismo de redes de Petri brinda una forma sencilla y efectiva de modelar, implementar, ejecutar y programar en forma directa sistemas reactivos con un alto grado de paralelismo. En este artículo se propone el desarrollo de un procesador de redes de Petri Jerárquicas (HPNP) implementado en un IP-Core, el cual, mantiene los beneficios del procesador de Petri, logra una notable reducción en los recursos de hardware utilizados y también la ejecución paralela de los procesos con el procesador de Petri. Esto último es posible gracias a la división de las redes de Petri y la implementación en hardware de un algoritmo que permite la comunicación entre las sub-redes resultantes.
publishDate 2014
dc.date.none.fl_str_mv 2014-09
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/41770
url http://sedici.unlp.edu.ar/handle/10915/41770
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/url/http://43jaiio.sadio.org.ar/proceedings/AST/Paper10_AST_Micolini.pdf
info:eu-repo/semantics/altIdentifier/issn/1850-2806
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nd/3.0/
Creative Commons Attribution-NoDerivs 3.0 Unported (CC BY-ND 3.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nd/3.0/
Creative Commons Attribution-NoDerivs 3.0 Unported (CC BY-ND 3.0)
dc.format.none.fl_str_mv application/pdf
108-119
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1846063976886042624
score 13.22299