Verificación formal y refinamientos en P/PML

Autores
Díaz, Javier Roberto
Año de publicación
2001
Idioma
español castellano
Tipo de recurso
tesis de grado
Estado
versión aceptada
Colaborador/a o director/a de tesis
Baum, Gabriel Alfredo
Descripción
En el contexto de las aplicaciones industriales, existen distintos métodos formales propuestos que permiten el modelado de los elementos de este tipo de sistemas. La lógica P/PML (Product/Process Modeling Logic) es un método formal desarrollado para la especificación y construcción de sistemas industriales de tiempo real. Esta lógica es una extensión de la lógica dinámica de primer orden agregando (a) acciones atómicas arbitrarias en lugar de solo asignación, (b) variables sobre procesos que permiten especificar sistemas parcialmente, (c) un operador de paralelismo y (d) restricciones de tiempo sobre los procesos. En este trabajo se estudian los aspectos de verificación y derivación formal de procesos en la lógica P/PML. En la primer parte se define el formalismo P/PML, su sintaxis y semántica, y se dan algunos ejemplos de procesos en esta lógica. En la segunda parte de este trabajo se explora el concepto de verificación formal de procesos en P/PML, tratándose el aspecto de corrección parcial. Como resultado, se desarrolla un sistema formal de prueba que permite verificar la corrección parcial de procesos con respecto a especificaciones lógicas. En la tercer parte de este trabajo se explora el segundo concepto mencionado antes, el de derivación formal de procesos en la lógica P/PML, desarrollándose como resultado un calculo de refinamientos que permite derivar procesos a partir de especificaciones lógicas. Por ultimo, se presentan las conclusiones acerca de este trabajo y se citan algunas posibles extensiones a desarrollar en el futuro.
Licenciado en Informática
Universidad Nacional de La Plata
Facultad de Informática
Materia
Ciencias Informáticas
verificación formal
Verification
lógica de programacion
Software
derivación de programas
métodos formales
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-nd/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/66376
Acceder
id SEDICI_a817aa53f23d3c66c8a0eda59ca941b1
oai_identifier_str oai:sedici.unlp.edu.ar:10915/66376
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Verificación formal y refinamientos en P/PMLDíaz, Javier RobertoCiencias Informáticasverificación formalVerificationlógica de programacionSoftwarederivación de programasmétodos formalesEn el contexto de las aplicaciones industriales, existen distintos métodos formales propuestos que permiten el modelado de los elementos de este tipo de sistemas. La lógica P/PML (Product/Process Modeling Logic) es un método formal desarrollado para la especificación y construcción de sistemas industriales de tiempo real. Esta lógica es una extensión de la lógica dinámica de primer orden agregando (a) acciones atómicas arbitrarias en lugar de solo asignación, (b) variables sobre procesos que permiten especificar sistemas parcialmente, (c) un operador de paralelismo y (d) restricciones de tiempo sobre los procesos. En este trabajo se estudian los aspectos de verificación y derivación formal de procesos en la lógica P/PML. En la primer parte se define el formalismo P/PML, su sintaxis y semántica, y se dan algunos ejemplos de procesos en esta lógica. En la segunda parte de este trabajo se explora el concepto de verificación formal de procesos en P/PML, tratándose el aspecto de corrección parcial. Como resultado, se desarrolla un sistema formal de prueba que permite verificar la corrección parcial de procesos con respecto a especificaciones lógicas. En la tercer parte de este trabajo se explora el segundo concepto mencionado antes, el de derivación formal de procesos en la lógica P/PML, desarrollándose como resultado un calculo de refinamientos que permite derivar procesos a partir de especificaciones lógicas. Por ultimo, se presentan las conclusiones acerca de este trabajo y se citan algunas posibles extensiones a desarrollar en el futuro.Licenciado en InformáticaUniversidad Nacional de La PlataFacultad de InformáticaBaum, Gabriel Alfredo2001-12-22info:eu-repo/semantics/bachelorThesisinfo:eu-repo/semantics/acceptedVersionTesis de gradohttp://purl.org/coar/resource_type/c_7a1finfo:ar-repo/semantics/tesisDeGradoapplication/pdfhttp://sedici.unlp.edu.ar/handle/10915/66376spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-nd/4.0/Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International (CC BY-NC-ND 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-03T10:41:56Zoai:sedici.unlp.edu.ar:10915/66376Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-03 10:41:57.024SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Verificación formal y refinamientos en P/PML
title Verificación formal y refinamientos en P/PML
spellingShingle Verificación formal y refinamientos en P/PML
Díaz, Javier Roberto
Ciencias Informáticas
verificación formal
Verification
lógica de programacion
Software
derivación de programas
métodos formales
title_short Verificación formal y refinamientos en P/PML
title_full Verificación formal y refinamientos en P/PML
title_fullStr Verificación formal y refinamientos en P/PML
title_full_unstemmed Verificación formal y refinamientos en P/PML
title_sort Verificación formal y refinamientos en P/PML
dc.creator.none.fl_str_mv Díaz, Javier Roberto
author Díaz, Javier Roberto
author_facet Díaz, Javier Roberto
author_role author
dc.contributor.none.fl_str_mv Baum, Gabriel Alfredo
dc.subject.none.fl_str_mv Ciencias Informáticas
verificación formal
Verification
lógica de programacion
Software
derivación de programas
métodos formales
topic Ciencias Informáticas
verificación formal
Verification
lógica de programacion
Software
derivación de programas
métodos formales
dc.description.none.fl_txt_mv En el contexto de las aplicaciones industriales, existen distintos métodos formales propuestos que permiten el modelado de los elementos de este tipo de sistemas. La lógica P/PML (Product/Process Modeling Logic) es un método formal desarrollado para la especificación y construcción de sistemas industriales de tiempo real. Esta lógica es una extensión de la lógica dinámica de primer orden agregando (a) acciones atómicas arbitrarias en lugar de solo asignación, (b) variables sobre procesos que permiten especificar sistemas parcialmente, (c) un operador de paralelismo y (d) restricciones de tiempo sobre los procesos. En este trabajo se estudian los aspectos de verificación y derivación formal de procesos en la lógica P/PML. En la primer parte se define el formalismo P/PML, su sintaxis y semántica, y se dan algunos ejemplos de procesos en esta lógica. En la segunda parte de este trabajo se explora el concepto de verificación formal de procesos en P/PML, tratándose el aspecto de corrección parcial. Como resultado, se desarrolla un sistema formal de prueba que permite verificar la corrección parcial de procesos con respecto a especificaciones lógicas. En la tercer parte de este trabajo se explora el segundo concepto mencionado antes, el de derivación formal de procesos en la lógica P/PML, desarrollándose como resultado un calculo de refinamientos que permite derivar procesos a partir de especificaciones lógicas. Por ultimo, se presentan las conclusiones acerca de este trabajo y se citan algunas posibles extensiones a desarrollar en el futuro.
Licenciado en Informática
Universidad Nacional de La Plata
Facultad de Informática
description En el contexto de las aplicaciones industriales, existen distintos métodos formales propuestos que permiten el modelado de los elementos de este tipo de sistemas. La lógica P/PML (Product/Process Modeling Logic) es un método formal desarrollado para la especificación y construcción de sistemas industriales de tiempo real. Esta lógica es una extensión de la lógica dinámica de primer orden agregando (a) acciones atómicas arbitrarias en lugar de solo asignación, (b) variables sobre procesos que permiten especificar sistemas parcialmente, (c) un operador de paralelismo y (d) restricciones de tiempo sobre los procesos. En este trabajo se estudian los aspectos de verificación y derivación formal de procesos en la lógica P/PML. En la primer parte se define el formalismo P/PML, su sintaxis y semántica, y se dan algunos ejemplos de procesos en esta lógica. En la segunda parte de este trabajo se explora el concepto de verificación formal de procesos en P/PML, tratándose el aspecto de corrección parcial. Como resultado, se desarrolla un sistema formal de prueba que permite verificar la corrección parcial de procesos con respecto a especificaciones lógicas. En la tercer parte de este trabajo se explora el segundo concepto mencionado antes, el de derivación formal de procesos en la lógica P/PML, desarrollándose como resultado un calculo de refinamientos que permite derivar procesos a partir de especificaciones lógicas. Por ultimo, se presentan las conclusiones acerca de este trabajo y se citan algunas posibles extensiones a desarrollar en el futuro.
publishDate 2001
dc.date.none.fl_str_mv 2001-12-22
dc.type.none.fl_str_mv info:eu-repo/semantics/bachelorThesis
info:eu-repo/semantics/acceptedVersion
Tesis de grado
http://purl.org/coar/resource_type/c_7a1f
info:ar-repo/semantics/tesisDeGrado
format bachelorThesis
status_str acceptedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/66376
url http://sedici.unlp.edu.ar/handle/10915/66376
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-nd/4.0/
Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International (CC BY-NC-ND 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-nd/4.0/
Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International (CC BY-NC-ND 4.0)
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1842260286763958272
score 13.13397

Publicaciones similares