Conversor digital-resolver para digitalización de servosistemas inductivos
- Autores
- Acosta, Nelson; Marone, José A.; Tommasi, M. Carolina
- Año de publicación
- 2009
- Idioma
- español castellano
- Tipo de recurso
- documento de conferencia
- Estado
- versión publicada
- Descripción
- Este trabajo propone el desarrollo de un sistema embebido que permita la conversión de información digital a señales sincrónicas. El sistema se diseña manteniendo las interfaces y dimensiones de los conversores similares ya existentes, siendo apto como reemplazo de éstos de forma transparente. Por otro lado, se establecen parámetros de configuración del conversor, para que futuros desarrolladores puedan ajustar la calidad de la señal obtenida en función de las características de la unidad de proceso seleccionada. Con el desarrollo propuesto se busca contar con un conversor de bajo costo que pueda ser utilizado como prototipo en la implementación de cadenas sincrónicas, logrando la síntesis digital de una señal sincrónica de alta resolución.
Eje: Arquitectura, Redes y Sistemas Operativos
Red de Universidades con Carreras en Informática (RedUNCI) - Materia
-
Ciencias Informáticas
Architectures
sistema operativo
Sistemas Embebidos
AVR
Microcontroladores
Procesamiento de señales
Servosistemas Inductivos
Tiempo Real - Nivel de accesibilidad
- acceso abierto
- Condiciones de uso
- http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
- Repositorio
- Institución
- Universidad Nacional de La Plata
- OAI Identificador
- oai:sedici.unlp.edu.ar:10915/19665
Ver los metadatos del registro completo
id |
SEDICI_77e6cbd665a96bbc58b0f978bb7991b4 |
---|---|
oai_identifier_str |
oai:sedici.unlp.edu.ar:10915/19665 |
network_acronym_str |
SEDICI |
repository_id_str |
1329 |
network_name_str |
SEDICI (UNLP) |
spelling |
Conversor digital-resolver para digitalización de servosistemas inductivosAcosta, NelsonMarone, José A.Tommasi, M. CarolinaCiencias InformáticasArchitecturessistema operativoSistemas EmbebidosAVRMicrocontroladoresProcesamiento de señalesServosistemas InductivosTiempo RealEste trabajo propone el desarrollo de un sistema embebido que permita la conversión de información digital a señales sincrónicas. El sistema se diseña manteniendo las interfaces y dimensiones de los conversores similares ya existentes, siendo apto como reemplazo de éstos de forma transparente. Por otro lado, se establecen parámetros de configuración del conversor, para que futuros desarrolladores puedan ajustar la calidad de la señal obtenida en función de las características de la unidad de proceso seleccionada. Con el desarrollo propuesto se busca contar con un conversor de bajo costo que pueda ser utilizado como prototipo en la implementación de cadenas sincrónicas, logrando la síntesis digital de una señal sincrónica de alta resolución.Eje: Arquitectura, Redes y Sistemas OperativosRed de Universidades con Carreras en Informática (RedUNCI)2009-05info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf42-45http://sedici.unlp.edu.ar/handle/10915/19665spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/2.5/ar/Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-29T10:54:00Zoai:sedici.unlp.edu.ar:10915/19665Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-29 10:54:00.445SEDICI (UNLP) - Universidad Nacional de La Platafalse |
dc.title.none.fl_str_mv |
Conversor digital-resolver para digitalización de servosistemas inductivos |
title |
Conversor digital-resolver para digitalización de servosistemas inductivos |
spellingShingle |
Conversor digital-resolver para digitalización de servosistemas inductivos Acosta, Nelson Ciencias Informáticas Architectures sistema operativo Sistemas Embebidos AVR Microcontroladores Procesamiento de señales Servosistemas Inductivos Tiempo Real |
title_short |
Conversor digital-resolver para digitalización de servosistemas inductivos |
title_full |
Conversor digital-resolver para digitalización de servosistemas inductivos |
title_fullStr |
Conversor digital-resolver para digitalización de servosistemas inductivos |
title_full_unstemmed |
Conversor digital-resolver para digitalización de servosistemas inductivos |
title_sort |
Conversor digital-resolver para digitalización de servosistemas inductivos |
dc.creator.none.fl_str_mv |
Acosta, Nelson Marone, José A. Tommasi, M. Carolina |
author |
Acosta, Nelson |
author_facet |
Acosta, Nelson Marone, José A. Tommasi, M. Carolina |
author_role |
author |
author2 |
Marone, José A. Tommasi, M. Carolina |
author2_role |
author author |
dc.subject.none.fl_str_mv |
Ciencias Informáticas Architectures sistema operativo Sistemas Embebidos AVR Microcontroladores Procesamiento de señales Servosistemas Inductivos Tiempo Real |
topic |
Ciencias Informáticas Architectures sistema operativo Sistemas Embebidos AVR Microcontroladores Procesamiento de señales Servosistemas Inductivos Tiempo Real |
dc.description.none.fl_txt_mv |
Este trabajo propone el desarrollo de un sistema embebido que permita la conversión de información digital a señales sincrónicas. El sistema se diseña manteniendo las interfaces y dimensiones de los conversores similares ya existentes, siendo apto como reemplazo de éstos de forma transparente. Por otro lado, se establecen parámetros de configuración del conversor, para que futuros desarrolladores puedan ajustar la calidad de la señal obtenida en función de las características de la unidad de proceso seleccionada. Con el desarrollo propuesto se busca contar con un conversor de bajo costo que pueda ser utilizado como prototipo en la implementación de cadenas sincrónicas, logrando la síntesis digital de una señal sincrónica de alta resolución. Eje: Arquitectura, Redes y Sistemas Operativos Red de Universidades con Carreras en Informática (RedUNCI) |
description |
Este trabajo propone el desarrollo de un sistema embebido que permita la conversión de información digital a señales sincrónicas. El sistema se diseña manteniendo las interfaces y dimensiones de los conversores similares ya existentes, siendo apto como reemplazo de éstos de forma transparente. Por otro lado, se establecen parámetros de configuración del conversor, para que futuros desarrolladores puedan ajustar la calidad de la señal obtenida en función de las características de la unidad de proceso seleccionada. Con el desarrollo propuesto se busca contar con un conversor de bajo costo que pueda ser utilizado como prototipo en la implementación de cadenas sincrónicas, logrando la síntesis digital de una señal sincrónica de alta resolución. |
publishDate |
2009 |
dc.date.none.fl_str_mv |
2009-05 |
dc.type.none.fl_str_mv |
info:eu-repo/semantics/conferenceObject info:eu-repo/semantics/publishedVersion Objeto de conferencia http://purl.org/coar/resource_type/c_5794 info:ar-repo/semantics/documentoDeConferencia |
format |
conferenceObject |
status_str |
publishedVersion |
dc.identifier.none.fl_str_mv |
http://sedici.unlp.edu.ar/handle/10915/19665 |
url |
http://sedici.unlp.edu.ar/handle/10915/19665 |
dc.language.none.fl_str_mv |
spa |
language |
spa |
dc.rights.none.fl_str_mv |
info:eu-repo/semantics/openAccess http://creativecommons.org/licenses/by-nc-sa/2.5/ar/ Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5) |
eu_rights_str_mv |
openAccess |
rights_invalid_str_mv |
http://creativecommons.org/licenses/by-nc-sa/2.5/ar/ Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5) |
dc.format.none.fl_str_mv |
application/pdf 42-45 |
dc.source.none.fl_str_mv |
reponame:SEDICI (UNLP) instname:Universidad Nacional de La Plata instacron:UNLP |
reponame_str |
SEDICI (UNLP) |
collection |
SEDICI (UNLP) |
instname_str |
Universidad Nacional de La Plata |
instacron_str |
UNLP |
institution |
UNLP |
repository.name.fl_str_mv |
SEDICI (UNLP) - Universidad Nacional de La Plata |
repository.mail.fl_str_mv |
alira@sedici.unlp.edu.ar |
_version_ |
1844615796388528128 |
score |
13.070432 |