Integración de diagramadores en sistemas de propósito dedicado

Autores
Alimenti, Omar; Cayssials, Ricardo; Fernández, Gustavo
Año de publicación
2002
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
El desarrollo de diagramadores presenta varios inconvenientes a la hora de su implementación en sistemas de propósito dedicado (conmutación de tareas, manejo de pila, etc). El análisis de sistemas de tiempo real duro es tradicionalmente pesimista y usualmente exige un sobredimencionamiento de los recursos computacionales para su implementación. Si bien esta sobreestimación puede ser compatible con los costos de grandes sistemas de tiempo real (aviónica, sistemas de seguridad, etc.), resulta intolerable al implementar sistemas de propósito dedicado a escala masiva (industria automotriz, maquinarias, etc). El presente trabajo describe un diagramador PMC (Períodos Monotónicos Crecientes), cuyas ranuras, disparadas por un temporizador, no son fijas, sino que se adecuan a la próxima tarea a ser despachada, logrando un rendimiento óptimo. El tiempo de ranura de ejecución del sistema, es un parámetro muy importante cuando se desea mejorar la performance del sistema ( [1], [2], [6] y [7]). Basándose en estas consideraciones se propone la implementación de un diagramador, que reduce la sobrecarga de diagramación y evita los bloqueos inherentes a los sistemas de ranuras fijas, empleando circuitos lógicos programables de alta complejidad (CPLD) y bajo costo. Al integrar la mayor parte del diagramador en un chip, se reduce notablemente los cálculos que debe realizar el procesador para obtener la próxima tarea a ser ejecutada.
Sociedad Argentina de Informática e Investigación Operativa
Materia
Ciencias Informáticas
Sistemas de tiempo real
Períodos Monotónicos Crecientes
PMC
Ranuras fijas
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/183453
Acceder
id SEDICI_6cfc2e910efb65805f61119a5bcb2f60
oai_identifier_str oai:sedici.unlp.edu.ar:10915/183453
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Integración de diagramadores en sistemas de propósito dedicadoAlimenti, OmarCayssials, RicardoFernández, GustavoCiencias InformáticasSistemas de tiempo realPeríodos Monotónicos CrecientesPMCRanuras fijasEl desarrollo de diagramadores presenta varios inconvenientes a la hora de su implementación en sistemas de propósito dedicado (conmutación de tareas, manejo de pila, etc). El análisis de sistemas de tiempo real duro es tradicionalmente pesimista y usualmente exige un sobredimencionamiento de los recursos computacionales para su implementación. Si bien esta sobreestimación puede ser compatible con los costos de grandes sistemas de tiempo real (aviónica, sistemas de seguridad, etc.), resulta intolerable al implementar sistemas de propósito dedicado a escala masiva (industria automotriz, maquinarias, etc). El presente trabajo describe un diagramador PMC (Períodos Monotónicos Crecientes), cuyas ranuras, disparadas por un temporizador, no son fijas, sino que se adecuan a la próxima tarea a ser despachada, logrando un rendimiento óptimo. El tiempo de ranura de ejecución del sistema, es un parámetro muy importante cuando se desea mejorar la performance del sistema ( [1], [2], [6] y [7]). Basándose en estas consideraciones se propone la implementación de un diagramador, que reduce la sobrecarga de diagramación y evita los bloqueos inherentes a los sistemas de ranuras fijas, empleando circuitos lógicos programables de alta complejidad (CPLD) y bajo costo. Al integrar la mayor parte del diagramador en un chip, se reduce notablemente los cálculos que debe realizar el procesador para obtener la próxima tarea a ser ejecutada.Sociedad Argentina de Informática e Investigación Operativa2002-09info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf130-138http://sedici.unlp.edu.ar/handle/10915/183453spainfo:eu-repo/semantics/altIdentifier/issn/1666-1095info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-29T11:50:03Zoai:sedici.unlp.edu.ar:10915/183453Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-29 11:50:03.868SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Integración de diagramadores en sistemas de propósito dedicado
title Integración de diagramadores en sistemas de propósito dedicado
spellingShingle Integración de diagramadores en sistemas de propósito dedicado
Alimenti, Omar
Ciencias Informáticas
Sistemas de tiempo real
Períodos Monotónicos Crecientes
PMC
Ranuras fijas
title_short Integración de diagramadores en sistemas de propósito dedicado
title_full Integración de diagramadores en sistemas de propósito dedicado
title_fullStr Integración de diagramadores en sistemas de propósito dedicado
title_full_unstemmed Integración de diagramadores en sistemas de propósito dedicado
title_sort Integración de diagramadores en sistemas de propósito dedicado
dc.creator.none.fl_str_mv Alimenti, Omar
Cayssials, Ricardo
Fernández, Gustavo
author Alimenti, Omar
author_facet Alimenti, Omar
Cayssials, Ricardo
Fernández, Gustavo
author_role author
author2 Cayssials, Ricardo
Fernández, Gustavo
author2_role author
author
dc.subject.none.fl_str_mv Ciencias Informáticas
Sistemas de tiempo real
Períodos Monotónicos Crecientes
PMC
Ranuras fijas
topic Ciencias Informáticas
Sistemas de tiempo real
Períodos Monotónicos Crecientes
PMC
Ranuras fijas
dc.description.none.fl_txt_mv El desarrollo de diagramadores presenta varios inconvenientes a la hora de su implementación en sistemas de propósito dedicado (conmutación de tareas, manejo de pila, etc). El análisis de sistemas de tiempo real duro es tradicionalmente pesimista y usualmente exige un sobredimencionamiento de los recursos computacionales para su implementación. Si bien esta sobreestimación puede ser compatible con los costos de grandes sistemas de tiempo real (aviónica, sistemas de seguridad, etc.), resulta intolerable al implementar sistemas de propósito dedicado a escala masiva (industria automotriz, maquinarias, etc). El presente trabajo describe un diagramador PMC (Períodos Monotónicos Crecientes), cuyas ranuras, disparadas por un temporizador, no son fijas, sino que se adecuan a la próxima tarea a ser despachada, logrando un rendimiento óptimo. El tiempo de ranura de ejecución del sistema, es un parámetro muy importante cuando se desea mejorar la performance del sistema ( [1], [2], [6] y [7]). Basándose en estas consideraciones se propone la implementación de un diagramador, que reduce la sobrecarga de diagramación y evita los bloqueos inherentes a los sistemas de ranuras fijas, empleando circuitos lógicos programables de alta complejidad (CPLD) y bajo costo. Al integrar la mayor parte del diagramador en un chip, se reduce notablemente los cálculos que debe realizar el procesador para obtener la próxima tarea a ser ejecutada.
Sociedad Argentina de Informática e Investigación Operativa
description El desarrollo de diagramadores presenta varios inconvenientes a la hora de su implementación en sistemas de propósito dedicado (conmutación de tareas, manejo de pila, etc). El análisis de sistemas de tiempo real duro es tradicionalmente pesimista y usualmente exige un sobredimencionamiento de los recursos computacionales para su implementación. Si bien esta sobreestimación puede ser compatible con los costos de grandes sistemas de tiempo real (aviónica, sistemas de seguridad, etc.), resulta intolerable al implementar sistemas de propósito dedicado a escala masiva (industria automotriz, maquinarias, etc). El presente trabajo describe un diagramador PMC (Períodos Monotónicos Crecientes), cuyas ranuras, disparadas por un temporizador, no son fijas, sino que se adecuan a la próxima tarea a ser despachada, logrando un rendimiento óptimo. El tiempo de ranura de ejecución del sistema, es un parámetro muy importante cuando se desea mejorar la performance del sistema ( [1], [2], [6] y [7]). Basándose en estas consideraciones se propone la implementación de un diagramador, que reduce la sobrecarga de diagramación y evita los bloqueos inherentes a los sistemas de ranuras fijas, empleando circuitos lógicos programables de alta complejidad (CPLD) y bajo costo. Al integrar la mayor parte del diagramador en un chip, se reduce notablemente los cálculos que debe realizar el procesador para obtener la próxima tarea a ser ejecutada.
publishDate 2002
dc.date.none.fl_str_mv 2002-09
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/183453
url http://sedici.unlp.edu.ar/handle/10915/183453
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/issn/1666-1095
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.format.none.fl_str_mv application/pdf
130-138
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1844616360150171648
score 13.070432

Publicaciones similares