Prototipo de simulador de tareas de tiempo real en procesadores heterogéneos

Autores
Arispe, Guillermo; Beltrame, Martín; Aciti, Claudio; Rodríguez, Martín
Año de publicación
2016
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
Se diseñó y se desarrolló un prototipo de un simulador de tareas de tiempo real que se pueden ejecutar en procesadores heterogéneos. Dichas actividades se enmarcan dentro del proyecto de investigación 161/14 “Técnicas de aceleración en Arquitecturas Heterogéneas de Computación”, aprobado y ejecutado en UNTREF. El trabajo se desarrolló en Java y permite simular la asignación de tareas de tiempo-real periódicas a un grupo de procesadores heterogéneos, basándose en los conceptos aplicados al estudio de sistemas de tiempo real, tales como tiempo de inicio, tiempo de período, tiempo de cómputo y plazo de finalización. El simulador permite optar por tareas con o sin desalojo, ya que tienen una prioridad asociada. Dentro de los objetivos parciales se hizo la definición de entradas, el algoritmo de simulación y la visualización del resultado, como módulos separados desarrollados independientemente, que median-te un lenguaje de intercomunicación permitan la ejecución de la simulación en su totalidad.
Trabajo de Investigación.
Sociedad Argentina de Informática e Investigación Operativa (SADIO)
Materia
Ciencias Informáticas
Real time
lenguaje de intercomunicación
Simulation
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by/3.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/58185
Acceder
id SEDICI_41af51b720dd81250f542af3e9939b70
oai_identifier_str oai:sedici.unlp.edu.ar:10915/58185
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Prototipo de simulador de tareas de tiempo real en procesadores heterogéneosArispe, GuillermoBeltrame, MartínAciti, ClaudioRodríguez, MartínCiencias InformáticasReal timelenguaje de intercomunicaciónSimulationSe diseñó y se desarrolló un prototipo de un simulador de tareas de tiempo real que se pueden ejecutar en procesadores heterogéneos. Dichas actividades se enmarcan dentro del proyecto de investigación 161/14 “Técnicas de aceleración en Arquitecturas Heterogéneas de Computación”, aprobado y ejecutado en UNTREF. El trabajo se desarrolló en Java y permite simular la asignación de tareas de tiempo-real periódicas a un grupo de procesadores heterogéneos, basándose en los conceptos aplicados al estudio de sistemas de tiempo real, tales como tiempo de inicio, tiempo de período, tiempo de cómputo y plazo de finalización. El simulador permite optar por tareas con o sin desalojo, ya que tienen una prioridad asociada. Dentro de los objetivos parciales se hizo la definición de entradas, el algoritmo de simulación y la visualización del resultado, como módulos separados desarrollados independientemente, que median-te un lenguaje de intercomunicación permitan la ejecución de la simulación en su totalidad.Trabajo de Investigación.Sociedad Argentina de Informática e Investigación Operativa (SADIO)2016-09info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf388-397http://sedici.unlp.edu.ar/handle/10915/58185spainfo:eu-repo/semantics/altIdentifier/url/http://45jaiio.sadio.org.ar/sites/default/files/EST-1715.pdfinfo:eu-repo/semantics/altIdentifier/issn/2451-7615info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by/3.0/Creative Commons Attribution 3.0 Unported (CC BY 3.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-29T11:06:36Zoai:sedici.unlp.edu.ar:10915/58185Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-29 11:06:37.328SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Prototipo de simulador de tareas de tiempo real en procesadores heterogéneos
title Prototipo de simulador de tareas de tiempo real en procesadores heterogéneos
spellingShingle Prototipo de simulador de tareas de tiempo real en procesadores heterogéneos
Arispe, Guillermo
Ciencias Informáticas
Real time
lenguaje de intercomunicación
Simulation
title_short Prototipo de simulador de tareas de tiempo real en procesadores heterogéneos
title_full Prototipo de simulador de tareas de tiempo real en procesadores heterogéneos
title_fullStr Prototipo de simulador de tareas de tiempo real en procesadores heterogéneos
title_full_unstemmed Prototipo de simulador de tareas de tiempo real en procesadores heterogéneos
title_sort Prototipo de simulador de tareas de tiempo real en procesadores heterogéneos
dc.creator.none.fl_str_mv Arispe, Guillermo
Beltrame, Martín
Aciti, Claudio
Rodríguez, Martín
author Arispe, Guillermo
author_facet Arispe, Guillermo
Beltrame, Martín
Aciti, Claudio
Rodríguez, Martín
author_role author
author2 Beltrame, Martín
Aciti, Claudio
Rodríguez, Martín
author2_role author
author
author
dc.subject.none.fl_str_mv Ciencias Informáticas
Real time
lenguaje de intercomunicación
Simulation
topic Ciencias Informáticas
Real time
lenguaje de intercomunicación
Simulation
dc.description.none.fl_txt_mv Se diseñó y se desarrolló un prototipo de un simulador de tareas de tiempo real que se pueden ejecutar en procesadores heterogéneos. Dichas actividades se enmarcan dentro del proyecto de investigación 161/14 “Técnicas de aceleración en Arquitecturas Heterogéneas de Computación”, aprobado y ejecutado en UNTREF. El trabajo se desarrolló en Java y permite simular la asignación de tareas de tiempo-real periódicas a un grupo de procesadores heterogéneos, basándose en los conceptos aplicados al estudio de sistemas de tiempo real, tales como tiempo de inicio, tiempo de período, tiempo de cómputo y plazo de finalización. El simulador permite optar por tareas con o sin desalojo, ya que tienen una prioridad asociada. Dentro de los objetivos parciales se hizo la definición de entradas, el algoritmo de simulación y la visualización del resultado, como módulos separados desarrollados independientemente, que median-te un lenguaje de intercomunicación permitan la ejecución de la simulación en su totalidad.
Trabajo de Investigación.
Sociedad Argentina de Informática e Investigación Operativa (SADIO)
description Se diseñó y se desarrolló un prototipo de un simulador de tareas de tiempo real que se pueden ejecutar en procesadores heterogéneos. Dichas actividades se enmarcan dentro del proyecto de investigación 161/14 “Técnicas de aceleración en Arquitecturas Heterogéneas de Computación”, aprobado y ejecutado en UNTREF. El trabajo se desarrolló en Java y permite simular la asignación de tareas de tiempo-real periódicas a un grupo de procesadores heterogéneos, basándose en los conceptos aplicados al estudio de sistemas de tiempo real, tales como tiempo de inicio, tiempo de período, tiempo de cómputo y plazo de finalización. El simulador permite optar por tareas con o sin desalojo, ya que tienen una prioridad asociada. Dentro de los objetivos parciales se hizo la definición de entradas, el algoritmo de simulación y la visualización del resultado, como módulos separados desarrollados independientemente, que median-te un lenguaje de intercomunicación permitan la ejecución de la simulación en su totalidad.
publishDate 2016
dc.date.none.fl_str_mv 2016-09
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/58185
url http://sedici.unlp.edu.ar/handle/10915/58185
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/url/http://45jaiio.sadio.org.ar/sites/default/files/EST-1715.pdf
info:eu-repo/semantics/altIdentifier/issn/2451-7615
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by/3.0/
Creative Commons Attribution 3.0 Unported (CC BY 3.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by/3.0/
Creative Commons Attribution 3.0 Unported (CC BY 3.0)
dc.format.none.fl_str_mv application/pdf
388-397
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1844615937115815936
score 13.070432

Publicaciones similares