Impacto de la consideración de la compuerta en los efectos termoelásticos observados en transistores de potencia durante un proceso de quemado por evento único

Autores
Tais, Carlos E.; Peretti, Gabriela; Romero, Eduardo A.; Demarco, Gustavo L.
Año de publicación
2017
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
El Quemado por Evento Único (Single Event Burnout) resulta de la interacción de una partícula cargada proveniente de la radiación espacial con un dispositivo de potencia en estado de no conducción y bloqueando tensiones relativamente altas. Este es uno de los fenómenos de mayor incidencia en la electrónica espacial y que fácilmente puede conducir al fracaso de una misión.Uno de los dispositivos más susceptibles a este tipo de eventos es el transistor DMOS (Double-Diffussed Metal-Oxide-Semiconductor), atribuyéndose el fenómeno al disparo de transistores bipolares parásitos que están presentes en la estructura del dispositivo. Esto provoca la concentración de corriente en una pequeña porción del dispositivo conduciendo a una considerable elevación de la temperatura. Generalmente, este fenómeno provoca la falla catastrófica del DMOS, siendo el mecanismo de falla postulado el de fusión del silicio o de alguna de las capas que constituyen el transistor. No obstante, se ha demostrado en investigaciones anteriores que resulta de interés el análisis térmico y de esfuerzos mecánicos que se dan en la estructura del DMOS durante un SEB, debido a que pueden superarse los valores máximos admisibles para los materiales antes de que alguno alcance su temperatura de fusión. En este trabajo se estudian efectos mecánicos y térmicos en un transistor MOS de potencia considerando diferentes posiciones para la localización de la región de generación de calor provocada por el SEB. Para los estudios se simula mediante el método de elementos finitos el modelo termo elástico que representa el fenómeno de conducción térmica y de esfuerzos mecánicos que se producen durante el SEB. Se formula un modelo 3D del dispositivo más realista que el previamente utilizado por los autores, el cual no consideraba el polisilicio de la compuerta con el objeto de disminuir el costo computacional de la simulación. En este sentido, el trabajo presenta resultados que validan la simplificación realizada previamente. Asimismo, los resultados confirman, para el modelo más completo presentado aquí, la dependencia del tiempo de falla con la ubicación de la fuente de calor.
Publicado en: Mecánica Computacional vol. XXXV no.34
Facultad de Ingeniería
Materia
Ingeniería
Efectos de la Radiación
Modelado de dispositivos de potencia
Termoelasticidad
Fallas
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/105475

id SEDICI_1b38fc7e13973b7e13efe3fe0d3ab02d
oai_identifier_str oai:sedici.unlp.edu.ar:10915/105475
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Impacto de la consideración de la compuerta en los efectos termoelásticos observados en transistores de potencia durante un proceso de quemado por evento únicoTais, Carlos E.Peretti, GabrielaRomero, Eduardo A.Demarco, Gustavo L.IngenieríaEfectos de la RadiaciónModelado de dispositivos de potenciaTermoelasticidadFallasEl Quemado por Evento Único (Single Event Burnout) resulta de la interacción de una partícula cargada proveniente de la radiación espacial con un dispositivo de potencia en estado de no conducción y bloqueando tensiones relativamente altas. Este es uno de los fenómenos de mayor incidencia en la electrónica espacial y que fácilmente puede conducir al fracaso de una misión.Uno de los dispositivos más susceptibles a este tipo de eventos es el transistor DMOS (Double-Diffussed Metal-Oxide-Semiconductor), atribuyéndose el fenómeno al disparo de transistores bipolares parásitos que están presentes en la estructura del dispositivo. Esto provoca la concentración de corriente en una pequeña porción del dispositivo conduciendo a una considerable elevación de la temperatura. Generalmente, este fenómeno provoca la falla catastrófica del DMOS, siendo el mecanismo de falla postulado el de fusión del silicio o de alguna de las capas que constituyen el transistor. No obstante, se ha demostrado en investigaciones anteriores que resulta de interés el análisis térmico y de esfuerzos mecánicos que se dan en la estructura del DMOS durante un SEB, debido a que pueden superarse los valores máximos admisibles para los materiales antes de que alguno alcance su temperatura de fusión. En este trabajo se estudian efectos mecánicos y térmicos en un transistor MOS de potencia considerando diferentes posiciones para la localización de la región de generación de calor provocada por el SEB. Para los estudios se simula mediante el método de elementos finitos el modelo termo elástico que representa el fenómeno de conducción térmica y de esfuerzos mecánicos que se producen durante el SEB. Se formula un modelo 3D del dispositivo más realista que el previamente utilizado por los autores, el cual no consideraba el polisilicio de la compuerta con el objeto de disminuir el costo computacional de la simulación. En este sentido, el trabajo presenta resultados que validan la simplificación realizada previamente. Asimismo, los resultados confirman, para el modelo más completo presentado aquí, la dependencia del tiempo de falla con la ubicación de la fuente de calor.Publicado en: <i>Mecánica Computacional</i> vol. XXXV no.34Facultad de Ingeniería2017-11info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf2015-2026http://sedici.unlp.edu.ar/handle/10915/105475spainfo:eu-repo/semantics/altIdentifier/url/https://cimec.org.ar/ojs/index.php/mc/article/view/5418info:eu-repo/semantics/altIdentifier/issn/2591-3522info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2026-05-06T12:31:56Zoai:sedici.unlp.edu.ar:10915/105475Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292026-05-06 12:31:56.8SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Impacto de la consideración de la compuerta en los efectos termoelásticos observados en transistores de potencia durante un proceso de quemado por evento único
title Impacto de la consideración de la compuerta en los efectos termoelásticos observados en transistores de potencia durante un proceso de quemado por evento único
spellingShingle Impacto de la consideración de la compuerta en los efectos termoelásticos observados en transistores de potencia durante un proceso de quemado por evento único
Tais, Carlos E.
Ingeniería
Efectos de la Radiación
Modelado de dispositivos de potencia
Termoelasticidad
Fallas
title_short Impacto de la consideración de la compuerta en los efectos termoelásticos observados en transistores de potencia durante un proceso de quemado por evento único
title_full Impacto de la consideración de la compuerta en los efectos termoelásticos observados en transistores de potencia durante un proceso de quemado por evento único
title_fullStr Impacto de la consideración de la compuerta en los efectos termoelásticos observados en transistores de potencia durante un proceso de quemado por evento único
title_full_unstemmed Impacto de la consideración de la compuerta en los efectos termoelásticos observados en transistores de potencia durante un proceso de quemado por evento único
title_sort Impacto de la consideración de la compuerta en los efectos termoelásticos observados en transistores de potencia durante un proceso de quemado por evento único
dc.creator.none.fl_str_mv Tais, Carlos E.
Peretti, Gabriela
Romero, Eduardo A.
Demarco, Gustavo L.
author Tais, Carlos E.
author_facet Tais, Carlos E.
Peretti, Gabriela
Romero, Eduardo A.
Demarco, Gustavo L.
author_role author
author2 Peretti, Gabriela
Romero, Eduardo A.
Demarco, Gustavo L.
author2_role author
author
author
dc.subject.none.fl_str_mv Ingeniería
Efectos de la Radiación
Modelado de dispositivos de potencia
Termoelasticidad
Fallas
topic Ingeniería
Efectos de la Radiación
Modelado de dispositivos de potencia
Termoelasticidad
Fallas
dc.description.none.fl_txt_mv El Quemado por Evento Único (Single Event Burnout) resulta de la interacción de una partícula cargada proveniente de la radiación espacial con un dispositivo de potencia en estado de no conducción y bloqueando tensiones relativamente altas. Este es uno de los fenómenos de mayor incidencia en la electrónica espacial y que fácilmente puede conducir al fracaso de una misión.Uno de los dispositivos más susceptibles a este tipo de eventos es el transistor DMOS (Double-Diffussed Metal-Oxide-Semiconductor), atribuyéndose el fenómeno al disparo de transistores bipolares parásitos que están presentes en la estructura del dispositivo. Esto provoca la concentración de corriente en una pequeña porción del dispositivo conduciendo a una considerable elevación de la temperatura. Generalmente, este fenómeno provoca la falla catastrófica del DMOS, siendo el mecanismo de falla postulado el de fusión del silicio o de alguna de las capas que constituyen el transistor. No obstante, se ha demostrado en investigaciones anteriores que resulta de interés el análisis térmico y de esfuerzos mecánicos que se dan en la estructura del DMOS durante un SEB, debido a que pueden superarse los valores máximos admisibles para los materiales antes de que alguno alcance su temperatura de fusión. En este trabajo se estudian efectos mecánicos y térmicos en un transistor MOS de potencia considerando diferentes posiciones para la localización de la región de generación de calor provocada por el SEB. Para los estudios se simula mediante el método de elementos finitos el modelo termo elástico que representa el fenómeno de conducción térmica y de esfuerzos mecánicos que se producen durante el SEB. Se formula un modelo 3D del dispositivo más realista que el previamente utilizado por los autores, el cual no consideraba el polisilicio de la compuerta con el objeto de disminuir el costo computacional de la simulación. En este sentido, el trabajo presenta resultados que validan la simplificación realizada previamente. Asimismo, los resultados confirman, para el modelo más completo presentado aquí, la dependencia del tiempo de falla con la ubicación de la fuente de calor.
Publicado en: <i>Mecánica Computacional</i> vol. XXXV no.34
Facultad de Ingeniería
description El Quemado por Evento Único (Single Event Burnout) resulta de la interacción de una partícula cargada proveniente de la radiación espacial con un dispositivo de potencia en estado de no conducción y bloqueando tensiones relativamente altas. Este es uno de los fenómenos de mayor incidencia en la electrónica espacial y que fácilmente puede conducir al fracaso de una misión.Uno de los dispositivos más susceptibles a este tipo de eventos es el transistor DMOS (Double-Diffussed Metal-Oxide-Semiconductor), atribuyéndose el fenómeno al disparo de transistores bipolares parásitos que están presentes en la estructura del dispositivo. Esto provoca la concentración de corriente en una pequeña porción del dispositivo conduciendo a una considerable elevación de la temperatura. Generalmente, este fenómeno provoca la falla catastrófica del DMOS, siendo el mecanismo de falla postulado el de fusión del silicio o de alguna de las capas que constituyen el transistor. No obstante, se ha demostrado en investigaciones anteriores que resulta de interés el análisis térmico y de esfuerzos mecánicos que se dan en la estructura del DMOS durante un SEB, debido a que pueden superarse los valores máximos admisibles para los materiales antes de que alguno alcance su temperatura de fusión. En este trabajo se estudian efectos mecánicos y térmicos en un transistor MOS de potencia considerando diferentes posiciones para la localización de la región de generación de calor provocada por el SEB. Para los estudios se simula mediante el método de elementos finitos el modelo termo elástico que representa el fenómeno de conducción térmica y de esfuerzos mecánicos que se producen durante el SEB. Se formula un modelo 3D del dispositivo más realista que el previamente utilizado por los autores, el cual no consideraba el polisilicio de la compuerta con el objeto de disminuir el costo computacional de la simulación. En este sentido, el trabajo presenta resultados que validan la simplificación realizada previamente. Asimismo, los resultados confirman, para el modelo más completo presentado aquí, la dependencia del tiempo de falla con la ubicación de la fuente de calor.
publishDate 2017
dc.date.none.fl_str_mv 2017-11
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/105475
url http://sedici.unlp.edu.ar/handle/10915/105475
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/url/https://cimec.org.ar/ojs/index.php/mc/article/view/5418
info:eu-repo/semantics/altIdentifier/issn/2591-3522
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.format.none.fl_str_mv application/pdf
2015-2026
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1864468636218949632
score 13.1485815