Análisis de capacidades y estimación de tiempos de un inversor CMOS

Autores
Ricci, Edgardo; Agostini, Marcial; Serrangeli, Juan; Aróztegui, Walter J.; Rapallini, José Antonio; Quijano, María Victoria; Quijano, Antonio Adrián
Año de publicación
2017
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
Los análisis y comparaciones desarrollados en el presente trabajo tienen como objetivo lograr estimaciones de tiempos de subida y bajada y tiempos de propagación de una compuerta inversora diseñada en tecnología CMOS de 500 nm sin carga. Esta propuesta se enmarca en un proyecto mayor, el cual tiene como fin el diseño de una librería de celdas CMOS (compuertas estáticas, biestables, etc) y la correspondiente caracterización de cada uno de sus componentes.
Sección: Electrotecnia.
Facultad de Ingeniería
Materia
Electrotecnia
análisis de tiempos
tecnología CMOS
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/60156
Acceder
id SEDICI_05949faae149a628b118f7a42b32e35c
oai_identifier_str oai:sedici.unlp.edu.ar:10915/60156
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Análisis de capacidades y estimación de tiempos de un inversor CMOSRicci, EdgardoAgostini, MarcialSerrangeli, JuanAróztegui, Walter J.Rapallini, José AntonioQuijano, María VictoriaQuijano, Antonio AdriánElectrotecniaanálisis de tiempostecnología CMOSLos análisis y comparaciones desarrollados en el presente trabajo tienen como objetivo lograr estimaciones de tiempos de subida y bajada y tiempos de propagación de una compuerta inversora diseñada en tecnología CMOS de 500 nm sin carga. Esta propuesta se enmarca en un proyecto mayor, el cual tiene como fin el diseño de una librería de celdas CMOS (compuertas estáticas, biestables, etc) y la correspondiente caracterización de cada uno de sus componentes.Sección: Electrotecnia.Facultad de Ingeniería2017-04info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionResumenhttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf344-349http://sedici.unlp.edu.ar/handle/10915/60156spainfo:eu-repo/semantics/altIdentifier/isbn/978-950-34-1453-8info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by/4.0/Creative Commons Attribution 4.0 International (CC BY 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-03T10:39:52Zoai:sedici.unlp.edu.ar:10915/60156Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-03 10:39:53.33SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Análisis de capacidades y estimación de tiempos de un inversor CMOS
title Análisis de capacidades y estimación de tiempos de un inversor CMOS
spellingShingle Análisis de capacidades y estimación de tiempos de un inversor CMOS
Ricci, Edgardo
Electrotecnia
análisis de tiempos
tecnología CMOS
title_short Análisis de capacidades y estimación de tiempos de un inversor CMOS
title_full Análisis de capacidades y estimación de tiempos de un inversor CMOS
title_fullStr Análisis de capacidades y estimación de tiempos de un inversor CMOS
title_full_unstemmed Análisis de capacidades y estimación de tiempos de un inversor CMOS
title_sort Análisis de capacidades y estimación de tiempos de un inversor CMOS
dc.creator.none.fl_str_mv Ricci, Edgardo
Agostini, Marcial
Serrangeli, Juan
Aróztegui, Walter J.
Rapallini, José Antonio
Quijano, María Victoria
Quijano, Antonio Adrián
author Ricci, Edgardo
author_facet Ricci, Edgardo
Agostini, Marcial
Serrangeli, Juan
Aróztegui, Walter J.
Rapallini, José Antonio
Quijano, María Victoria
Quijano, Antonio Adrián
author_role author
author2 Agostini, Marcial
Serrangeli, Juan
Aróztegui, Walter J.
Rapallini, José Antonio
Quijano, María Victoria
Quijano, Antonio Adrián
author2_role author
author
author
author
author
author
dc.subject.none.fl_str_mv Electrotecnia
análisis de tiempos
tecnología CMOS
topic Electrotecnia
análisis de tiempos
tecnología CMOS
dc.description.none.fl_txt_mv Los análisis y comparaciones desarrollados en el presente trabajo tienen como objetivo lograr estimaciones de tiempos de subida y bajada y tiempos de propagación de una compuerta inversora diseñada en tecnología CMOS de 500 nm sin carga. Esta propuesta se enmarca en un proyecto mayor, el cual tiene como fin el diseño de una librería de celdas CMOS (compuertas estáticas, biestables, etc) y la correspondiente caracterización de cada uno de sus componentes.
Sección: Electrotecnia.
Facultad de Ingeniería
description Los análisis y comparaciones desarrollados en el presente trabajo tienen como objetivo lograr estimaciones de tiempos de subida y bajada y tiempos de propagación de una compuerta inversora diseñada en tecnología CMOS de 500 nm sin carga. Esta propuesta se enmarca en un proyecto mayor, el cual tiene como fin el diseño de una librería de celdas CMOS (compuertas estáticas, biestables, etc) y la correspondiente caracterización de cada uno de sus componentes.
publishDate 2017
dc.date.none.fl_str_mv 2017-04
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Resumen
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/60156
url http://sedici.unlp.edu.ar/handle/10915/60156
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/isbn/978-950-34-1453-8
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by/4.0/
Creative Commons Attribution 4.0 International (CC BY 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by/4.0/
Creative Commons Attribution 4.0 International (CC BY 4.0)
dc.format.none.fl_str_mv application/pdf
344-349
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1842260262882639872
score 13.13397

Publicaciones similares