Análisis de Capacidades y estimación de tiempos de un inversor CMOS

Autores
Ricci, Edgardo; Agostini, Marcial; Serrangelli, Juan; Aróztegui, Walter José; Rapallini, Jose Antonio; Quijano, Maria Victoria; Quijano, Antonio Adrian
Año de publicación
2017
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
Dentro de las actividades realizadas en el ámbito dela microelectrónica, en el marco del proyecto "Microtecnologías y Nuevos Recursos de Sistemas Digitales", acreditado por la UNLP y el cual se desarrolla en la UIDET - CeTAD, se propone en primera medida, el análisis de las capacidades presentes en una compuerta inversora, diseñada en tecnología CMOS. A partir de esto, por medio de un modelo de primer orden del transistor MOSFET, se realiza una estimación de los tiempos de subida y bajada de las señales de salida, así como también de los tiempos de propagación. Para poder validar dichas aproximaciones, se realizaron las correspondientes simulaciones con modelos superiores del MOSFET (Level 49 BSIM3v3 3.1). Como conclusión se realiza una comparación entre resultados de los análisis y las simulaciones.
Fil: Ricci, Edgardo. Universidad Nacional de La Plata. Facultad de Ingeniería; Argentina
Fil: Agostini, Marcial. Universidad Nacional de La Plata. Facultad de Ingeniería; Argentina
Fil: Serrangelli, Juan. Universidad Nacional de La Plata. Facultad de Ingeniería; Argentina
Fil: Aróztegui, Walter José. Universidad Nacional de La Plata. Facultad de Ingeniería; Argentina
Fil: Rapallini, Jose Antonio. Universidad Nacional de La Plata. Facultad de Ingeniería; Argentina. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - La Plata; Argentina
Fil: Quijano, Maria Victoria. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - La Plata. Instituto de Investigaciones en Electrónica, Control y Procesamiento de Señales. Universidad Nacional de La Plata. Instituto de Investigaciones en Electrónica, Control y Procesamiento de Señales; Argentina
Fil: Quijano, Antonio Adrian. Universidad Nacional de La Plata. Facultad de Ingeniería; Argentina
IV Jornadas de Investigación, Transferencia y Extensión de la Facultad de Ingeniería
La Plata
Argentina
Universidad Nacional de La Plata. Facultad de Ingeniería
Materia
CMOS
INVERSOR
MICROELECTRONICA
RETARDO
Nivel de accesibilidad
acceso abierto
Condiciones de uso
https://creativecommons.org/licenses/by/2.5/ar/
Repositorio
CONICET Digital (CONICET)
Institución
Consejo Nacional de Investigaciones Científicas y Técnicas
OAI Identificador
oai:ri.conicet.gov.ar:11336/259170
Acceder
id CONICETDig_aa9f09771c1e51f1dcabdb6857a50e2f
oai_identifier_str oai:ri.conicet.gov.ar:11336/259170
network_acronym_str CONICETDig
repository_id_str 3498
network_name_str CONICET Digital (CONICET)
spelling Análisis de Capacidades y estimación de tiempos de un inversor CMOSRicci, EdgardoAgostini, MarcialSerrangelli, JuanAróztegui, Walter JoséRapallini, Jose AntonioQuijano, Maria VictoriaQuijano, Antonio AdrianCMOSINVERSORMICROELECTRONICARETARDOhttps://purl.org/becyt/ford/2.2https://purl.org/becyt/ford/2Dentro de las actividades realizadas en el ámbito dela microelectrónica, en el marco del proyecto "Microtecnologías y Nuevos Recursos de Sistemas Digitales", acreditado por la UNLP y el cual se desarrolla en la UIDET - CeTAD, se propone en primera medida, el análisis de las capacidades presentes en una compuerta inversora, diseñada en tecnología CMOS. A partir de esto, por medio de un modelo de primer orden del transistor MOSFET, se realiza una estimación de los tiempos de subida y bajada de las señales de salida, así como también de los tiempos de propagación. Para poder validar dichas aproximaciones, se realizaron las correspondientes simulaciones con modelos superiores del MOSFET (Level 49 BSIM3v3 3.1). Como conclusión se realiza una comparación entre resultados de los análisis y las simulaciones.Fil: Ricci, Edgardo. Universidad Nacional de La Plata. Facultad de Ingeniería; ArgentinaFil: Agostini, Marcial. Universidad Nacional de La Plata. Facultad de Ingeniería; ArgentinaFil: Serrangelli, Juan. Universidad Nacional de La Plata. Facultad de Ingeniería; ArgentinaFil: Aróztegui, Walter José. Universidad Nacional de La Plata. Facultad de Ingeniería; ArgentinaFil: Rapallini, Jose Antonio. Universidad Nacional de La Plata. Facultad de Ingeniería; Argentina. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - La Plata; ArgentinaFil: Quijano, Maria Victoria. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - La Plata. Instituto de Investigaciones en Electrónica, Control y Procesamiento de Señales. Universidad Nacional de La Plata. Instituto de Investigaciones en Electrónica, Control y Procesamiento de Señales; ArgentinaFil: Quijano, Antonio Adrian. Universidad Nacional de La Plata. Facultad de Ingeniería; ArgentinaIV Jornadas de Investigación, Transferencia y Extensión de la Facultad de IngenieríaLa PlataArgentinaUniversidad Nacional de La Plata. Facultad de IngenieríaUniversidad Nacional de La Plata. Facultad de Ingeniería2017info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/conferenceObjectJornadaBookhttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdfapplication/pdfapplication/pdfhttp://hdl.handle.net/11336/259170Análisis de Capacidades y estimación de tiempos de un inversor CMOS; IV Jornadas de Investigación, Transferencia y Extensión de la Facultad de Ingeniería; La Plata; Argentina; 2017; 344-349978-950-34-1453-8CONICET DigitalCONICETspainfo:eu-repo/semantics/altIdentifier/url/https://libros.unlp.edu.ar/index.php/unlp/catalog/book/704Nacionalinfo:eu-repo/semantics/openAccesshttps://creativecommons.org/licenses/by/2.5/ar/reponame:CONICET Digital (CONICET)instname:Consejo Nacional de Investigaciones Científicas y Técnicas2025-09-03T09:58:56Zoai:ri.conicet.gov.ar:11336/259170instacron:CONICETInstitucionalhttp://ri.conicet.gov.ar/Organismo científico-tecnológicoNo correspondehttp://ri.conicet.gov.ar/oai/requestdasensio@conicet.gov.ar; lcarlino@conicet.gov.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:34982025-09-03 09:58:56.524CONICET Digital (CONICET) - Consejo Nacional de Investigaciones Científicas y Técnicasfalse
dc.title.none.fl_str_mv Análisis de Capacidades y estimación de tiempos de un inversor CMOS
title Análisis de Capacidades y estimación de tiempos de un inversor CMOS
spellingShingle Análisis de Capacidades y estimación de tiempos de un inversor CMOS
Ricci, Edgardo
CMOS
INVERSOR
MICROELECTRONICA
RETARDO
title_short Análisis de Capacidades y estimación de tiempos de un inversor CMOS
title_full Análisis de Capacidades y estimación de tiempos de un inversor CMOS
title_fullStr Análisis de Capacidades y estimación de tiempos de un inversor CMOS
title_full_unstemmed Análisis de Capacidades y estimación de tiempos de un inversor CMOS
title_sort Análisis de Capacidades y estimación de tiempos de un inversor CMOS
dc.creator.none.fl_str_mv Ricci, Edgardo
Agostini, Marcial
Serrangelli, Juan
Aróztegui, Walter José
Rapallini, Jose Antonio
Quijano, Maria Victoria
Quijano, Antonio Adrian
author Ricci, Edgardo
author_facet Ricci, Edgardo
Agostini, Marcial
Serrangelli, Juan
Aróztegui, Walter José
Rapallini, Jose Antonio
Quijano, Maria Victoria
Quijano, Antonio Adrian
author_role author
author2 Agostini, Marcial
Serrangelli, Juan
Aróztegui, Walter José
Rapallini, Jose Antonio
Quijano, Maria Victoria
Quijano, Antonio Adrian
author2_role author
author
author
author
author
author
dc.subject.none.fl_str_mv CMOS
INVERSOR
MICROELECTRONICA
RETARDO
topic CMOS
INVERSOR
MICROELECTRONICA
RETARDO
purl_subject.fl_str_mv https://purl.org/becyt/ford/2.2
https://purl.org/becyt/ford/2
dc.description.none.fl_txt_mv Dentro de las actividades realizadas en el ámbito dela microelectrónica, en el marco del proyecto "Microtecnologías y Nuevos Recursos de Sistemas Digitales", acreditado por la UNLP y el cual se desarrolla en la UIDET - CeTAD, se propone en primera medida, el análisis de las capacidades presentes en una compuerta inversora, diseñada en tecnología CMOS. A partir de esto, por medio de un modelo de primer orden del transistor MOSFET, se realiza una estimación de los tiempos de subida y bajada de las señales de salida, así como también de los tiempos de propagación. Para poder validar dichas aproximaciones, se realizaron las correspondientes simulaciones con modelos superiores del MOSFET (Level 49 BSIM3v3 3.1). Como conclusión se realiza una comparación entre resultados de los análisis y las simulaciones.
Fil: Ricci, Edgardo. Universidad Nacional de La Plata. Facultad de Ingeniería; Argentina
Fil: Agostini, Marcial. Universidad Nacional de La Plata. Facultad de Ingeniería; Argentina
Fil: Serrangelli, Juan. Universidad Nacional de La Plata. Facultad de Ingeniería; Argentina
Fil: Aróztegui, Walter José. Universidad Nacional de La Plata. Facultad de Ingeniería; Argentina
Fil: Rapallini, Jose Antonio. Universidad Nacional de La Plata. Facultad de Ingeniería; Argentina. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - La Plata; Argentina
Fil: Quijano, Maria Victoria. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - La Plata. Instituto de Investigaciones en Electrónica, Control y Procesamiento de Señales. Universidad Nacional de La Plata. Instituto de Investigaciones en Electrónica, Control y Procesamiento de Señales; Argentina
Fil: Quijano, Antonio Adrian. Universidad Nacional de La Plata. Facultad de Ingeniería; Argentina
IV Jornadas de Investigación, Transferencia y Extensión de la Facultad de Ingeniería
La Plata
Argentina
Universidad Nacional de La Plata. Facultad de Ingeniería
description Dentro de las actividades realizadas en el ámbito dela microelectrónica, en el marco del proyecto "Microtecnologías y Nuevos Recursos de Sistemas Digitales", acreditado por la UNLP y el cual se desarrolla en la UIDET - CeTAD, se propone en primera medida, el análisis de las capacidades presentes en una compuerta inversora, diseñada en tecnología CMOS. A partir de esto, por medio de un modelo de primer orden del transistor MOSFET, se realiza una estimación de los tiempos de subida y bajada de las señales de salida, así como también de los tiempos de propagación. Para poder validar dichas aproximaciones, se realizaron las correspondientes simulaciones con modelos superiores del MOSFET (Level 49 BSIM3v3 3.1). Como conclusión se realiza una comparación entre resultados de los análisis y las simulaciones.
publishDate 2017
dc.date.none.fl_str_mv 2017
dc.type.none.fl_str_mv info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
Jornada
Book
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
status_str publishedVersion
format conferenceObject
dc.identifier.none.fl_str_mv http://hdl.handle.net/11336/259170
Análisis de Capacidades y estimación de tiempos de un inversor CMOS; IV Jornadas de Investigación, Transferencia y Extensión de la Facultad de Ingeniería; La Plata; Argentina; 2017; 344-349
978-950-34-1453-8
CONICET Digital
CONICET
url http://hdl.handle.net/11336/259170
identifier_str_mv Análisis de Capacidades y estimación de tiempos de un inversor CMOS; IV Jornadas de Investigación, Transferencia y Extensión de la Facultad de Ingeniería; La Plata; Argentina; 2017; 344-349
978-950-34-1453-8
CONICET Digital
CONICET
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/url/https://libros.unlp.edu.ar/index.php/unlp/catalog/book/704
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
https://creativecommons.org/licenses/by/2.5/ar/
eu_rights_str_mv openAccess
rights_invalid_str_mv https://creativecommons.org/licenses/by/2.5/ar/
dc.format.none.fl_str_mv application/pdf
application/pdf
application/pdf
dc.coverage.none.fl_str_mv Nacional
dc.publisher.none.fl_str_mv Universidad Nacional de La Plata. Facultad de Ingeniería
publisher.none.fl_str_mv Universidad Nacional de La Plata. Facultad de Ingeniería
dc.source.none.fl_str_mv reponame:CONICET Digital (CONICET)
instname:Consejo Nacional de Investigaciones Científicas y Técnicas
reponame_str CONICET Digital (CONICET)
collection CONICET Digital (CONICET)
instname_str Consejo Nacional de Investigaciones Científicas y Técnicas
repository.name.fl_str_mv CONICET Digital (CONICET) - Consejo Nacional de Investigaciones Científicas y Técnicas
repository.mail.fl_str_mv dasensio@conicet.gov.ar; lcarlino@conicet.gov.ar
_version_ 1842269551088107520
score 13.13397

Publicaciones similares