Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales
- Autores
- Pachiana Caba, Gabriel H.
- Año de publicación
- 2015
- Idioma
- español castellano
- Tipo de recurso
- tesis de maestría
- Estado
- versión aceptada
- Colaborador/a o director/a de tesis
- Paolini, Eduardo
Rodríguez, Agustín - Descripción
- El objetivo de este trabajo es el estudio y el desarrollo de tecnolog´ıas de verificaci´on funcional de sistemas digitales especificados a nivel de transferencia entre registros (RTL por sus siglas en ingl´es, Register Transfer Level). M´as precisamente, se experimenta con metodolog´ıas y herramientas de verificaci´on orientadas a n´ucleos (cores) o bloques aritm´eticos y de procesamiento digital de se˜nales (PDS). Se describen conocimientos generales de verificaci´on de sistemas digitales de muy gran escala de integraci´on (VLSI, Very Large Scale Integration) de manera de comprender los principales problemas en este ´area. Se describen los conceptos te´oricos relacionados a la verificaci´on funcional de hardware y la problem´atica espec´ıfica de PDS. Se definen y experimentan los aspectos formales y pr´acticos de las t´ecnicas de verificaci´on funcional orientadas a unidades de c´alculo aritm´etico y de procesamiento de se˜nales, a trav´es de su aplicaci´on en bloques de distintas complejidades como pueden ser los filtros con respuesta infinita al impulso (IIR, Infinite Impulse Response) o transformada r´apida de Fourier (FFT, Fast Fourier Transform).
The objective of this work is the study and development of functional verification technologies for digital systems at register transfer level (RTL). Also, to experience with verification methodologies and tools oriented to arithmetic and digital signal processing (DSP) cores. General knowledge of verification for VLSI (Very Large Scale Integration) systems is described to understand the main problems in this area. Theoretical concepts related to hardware functional verification and the relation with PDS specific systems are addressed. Functional verification concepts are applied to the definition of formal and practical implementations to address the functional verification of arithmetic units and DSP cores, for example infinite impulse response (IIR) digital filters and fast Fourier transform (FFT) cores.
Fil: Pachiana Caba, Gabriel H.. Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras; Argentina - Materia
-
Ingeniería
Verificación
Sistemas digitales - Nivel de accesibilidad
- acceso abierto
- Condiciones de uso
- http://creativecommons.org/licenses/by/4.0/
- Repositorio
- Institución
- Universidad Nacional del Sur
- OAI Identificador
- oai:repositorio.bc.uns.edu.ar:123456789/2694
Ver los metadatos del registro completo
id |
RID-UNS_70d8e6cd77ba40105d0c2e37b3b038ed |
---|---|
oai_identifier_str |
oai:repositorio.bc.uns.edu.ar:123456789/2694 |
network_acronym_str |
RID-UNS |
repository_id_str |
|
network_name_str |
Repositorio Institucional Digital de la Universidad Nacional del Sur (RID-UNS) |
spelling |
Técnicas de verificación orientadas a sistemas digitales de procesamiento de señalesPachiana Caba, Gabriel H.IngenieríaVerificaciónSistemas digitalesEl objetivo de este trabajo es el estudio y el desarrollo de tecnolog´ıas de verificaci´on funcional de sistemas digitales especificados a nivel de transferencia entre registros (RTL por sus siglas en ingl´es, Register Transfer Level). M´as precisamente, se experimenta con metodolog´ıas y herramientas de verificaci´on orientadas a n´ucleos (cores) o bloques aritm´eticos y de procesamiento digital de se˜nales (PDS). Se describen conocimientos generales de verificaci´on de sistemas digitales de muy gran escala de integraci´on (VLSI, Very Large Scale Integration) de manera de comprender los principales problemas en este ´area. Se describen los conceptos te´oricos relacionados a la verificaci´on funcional de hardware y la problem´atica espec´ıfica de PDS. Se definen y experimentan los aspectos formales y pr´acticos de las t´ecnicas de verificaci´on funcional orientadas a unidades de c´alculo aritm´etico y de procesamiento de se˜nales, a trav´es de su aplicaci´on en bloques de distintas complejidades como pueden ser los filtros con respuesta infinita al impulso (IIR, Infinite Impulse Response) o transformada r´apida de Fourier (FFT, Fast Fourier Transform).The objective of this work is the study and development of functional verification technologies for digital systems at register transfer level (RTL). Also, to experience with verification methodologies and tools oriented to arithmetic and digital signal processing (DSP) cores. General knowledge of verification for VLSI (Very Large Scale Integration) systems is described to understand the main problems in this area. Theoretical concepts related to hardware functional verification and the relation with PDS specific systems are addressed. Functional verification concepts are applied to the definition of formal and practical implementations to address the functional verification of arithmetic units and DSP cores, for example infinite impulse response (IIR) digital filters and fast Fourier transform (FFT) cores.Fil: Pachiana Caba, Gabriel H.. Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras; ArgentinaPaolini, EduardoRodríguez, Agustín2015-11-30info:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/acceptedVersionhttp://purl.org/coar/resource_type/c_bdccinfo:ar-repo/semantics/tesisDeMaestriaapplication/pdfhttp://repositoriodigital.uns.edu.ar/handle/123456789/2694spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by/4.0/reponame:Repositorio Institucional Digital de la Universidad Nacional del Sur (RID-UNS)instname:Universidad Nacional del Sur2025-09-29T13:42:13Zoai:repositorio.bc.uns.edu.ar:123456789/2694instacron:UNSInstitucionalhttp://repositoriodigital.uns.edu.ar/Universidad públicaNo correspondehttp://repositoriodigital.uns.edu.ar/oaimesnaola@uns.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:2025-09-29 13:42:13.781Repositorio Institucional Digital de la Universidad Nacional del Sur (RID-UNS) - Universidad Nacional del Surfalse |
dc.title.none.fl_str_mv |
Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales |
title |
Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales |
spellingShingle |
Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales Pachiana Caba, Gabriel H. Ingeniería Verificación Sistemas digitales |
title_short |
Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales |
title_full |
Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales |
title_fullStr |
Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales |
title_full_unstemmed |
Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales |
title_sort |
Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales |
dc.creator.none.fl_str_mv |
Pachiana Caba, Gabriel H. |
author |
Pachiana Caba, Gabriel H. |
author_facet |
Pachiana Caba, Gabriel H. |
author_role |
author |
dc.contributor.none.fl_str_mv |
Paolini, Eduardo Rodríguez, Agustín |
dc.subject.none.fl_str_mv |
Ingeniería Verificación Sistemas digitales |
topic |
Ingeniería Verificación Sistemas digitales |
dc.description.none.fl_txt_mv |
El objetivo de este trabajo es el estudio y el desarrollo de tecnolog´ıas de verificaci´on funcional de sistemas digitales especificados a nivel de transferencia entre registros (RTL por sus siglas en ingl´es, Register Transfer Level). M´as precisamente, se experimenta con metodolog´ıas y herramientas de verificaci´on orientadas a n´ucleos (cores) o bloques aritm´eticos y de procesamiento digital de se˜nales (PDS). Se describen conocimientos generales de verificaci´on de sistemas digitales de muy gran escala de integraci´on (VLSI, Very Large Scale Integration) de manera de comprender los principales problemas en este ´area. Se describen los conceptos te´oricos relacionados a la verificaci´on funcional de hardware y la problem´atica espec´ıfica de PDS. Se definen y experimentan los aspectos formales y pr´acticos de las t´ecnicas de verificaci´on funcional orientadas a unidades de c´alculo aritm´etico y de procesamiento de se˜nales, a trav´es de su aplicaci´on en bloques de distintas complejidades como pueden ser los filtros con respuesta infinita al impulso (IIR, Infinite Impulse Response) o transformada r´apida de Fourier (FFT, Fast Fourier Transform). The objective of this work is the study and development of functional verification technologies for digital systems at register transfer level (RTL). Also, to experience with verification methodologies and tools oriented to arithmetic and digital signal processing (DSP) cores. General knowledge of verification for VLSI (Very Large Scale Integration) systems is described to understand the main problems in this area. Theoretical concepts related to hardware functional verification and the relation with PDS specific systems are addressed. Functional verification concepts are applied to the definition of formal and practical implementations to address the functional verification of arithmetic units and DSP cores, for example infinite impulse response (IIR) digital filters and fast Fourier transform (FFT) cores. Fil: Pachiana Caba, Gabriel H.. Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras; Argentina |
description |
El objetivo de este trabajo es el estudio y el desarrollo de tecnolog´ıas de verificaci´on funcional de sistemas digitales especificados a nivel de transferencia entre registros (RTL por sus siglas en ingl´es, Register Transfer Level). M´as precisamente, se experimenta con metodolog´ıas y herramientas de verificaci´on orientadas a n´ucleos (cores) o bloques aritm´eticos y de procesamiento digital de se˜nales (PDS). Se describen conocimientos generales de verificaci´on de sistemas digitales de muy gran escala de integraci´on (VLSI, Very Large Scale Integration) de manera de comprender los principales problemas en este ´area. Se describen los conceptos te´oricos relacionados a la verificaci´on funcional de hardware y la problem´atica espec´ıfica de PDS. Se definen y experimentan los aspectos formales y pr´acticos de las t´ecnicas de verificaci´on funcional orientadas a unidades de c´alculo aritm´etico y de procesamiento de se˜nales, a trav´es de su aplicaci´on en bloques de distintas complejidades como pueden ser los filtros con respuesta infinita al impulso (IIR, Infinite Impulse Response) o transformada r´apida de Fourier (FFT, Fast Fourier Transform). |
publishDate |
2015 |
dc.date.none.fl_str_mv |
2015-11-30 |
dc.type.none.fl_str_mv |
info:eu-repo/semantics/masterThesis info:eu-repo/semantics/acceptedVersion http://purl.org/coar/resource_type/c_bdcc info:ar-repo/semantics/tesisDeMaestria |
format |
masterThesis |
status_str |
acceptedVersion |
dc.identifier.none.fl_str_mv |
http://repositoriodigital.uns.edu.ar/handle/123456789/2694 |
url |
http://repositoriodigital.uns.edu.ar/handle/123456789/2694 |
dc.language.none.fl_str_mv |
spa |
language |
spa |
dc.rights.none.fl_str_mv |
info:eu-repo/semantics/openAccess http://creativecommons.org/licenses/by/4.0/ |
eu_rights_str_mv |
openAccess |
rights_invalid_str_mv |
http://creativecommons.org/licenses/by/4.0/ |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Repositorio Institucional Digital de la Universidad Nacional del Sur (RID-UNS) instname:Universidad Nacional del Sur |
reponame_str |
Repositorio Institucional Digital de la Universidad Nacional del Sur (RID-UNS) |
collection |
Repositorio Institucional Digital de la Universidad Nacional del Sur (RID-UNS) |
instname_str |
Universidad Nacional del Sur |
repository.name.fl_str_mv |
Repositorio Institucional Digital de la Universidad Nacional del Sur (RID-UNS) - Universidad Nacional del Sur |
repository.mail.fl_str_mv |
mesnaola@uns.edu.ar |
_version_ |
1844619089163583488 |
score |
12.559606 |