IP Core Procesador de redes de Petri Jerárquicas

Autores
Micolini, Orlando; Arlettaz, Emiliano; Birocco Baudino, Sergio H.; Cebollada, Marcelo
Año de publicación
2014
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
Fil: Micolini, Orlando. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Fil: Arlettaz, Emiliano. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Fil: Birocco Baudino, Sergio H. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Fil: Cebollada, Marcelo. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
La centralización de la sincronización de procesos mediante un IP-Core disminuye los tiempos requeridos para la labor de sincronización. La implementación de un procesador de Petri que ejecuta el formalismo de redes de Petri brinda una forma sencilla y efectiva de modelar, implementar, ejecutar y programar en forma directa sistemas reactivos con un alto grado de paralelismo. En este artículo se propone el desarrollo de un procesador de redes de Petri Jerárquicas (HPNP) implementado en un IP-Core, el cual, mantiene los beneficios del procesador de Petri, logra una notable reducción en los recursos de hardware utilizados y también la ejecución paralela de los procesos con el procesador de Petri. Esto último es posible gracias a la división de las redes de Petri y la implementación en hardware de un algoritmo que permite la comunicación entre las sub-redes resultantes.
http://43jaiio.sadio.org.ar/proceedings/AST/Paper10_AST_Micolini.pdf
Fil: Micolini, Orlando. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Fil: Arlettaz, Emiliano. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Fil: Birocco Baudino, Sergio H. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Fil: Cebollada, Marcelo. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Hardware y Arquitectura de Computadoras
Materia
Sincronización
Hardware
Tecnología Multi-Core
Procesamiento de tareas paralelas
Nivel de accesibilidad
acceso abierto
Condiciones de uso
Repositorio
Repositorio Digital Universitario (UNC)
Institución
Universidad Nacional de Córdoba
OAI Identificador
oai:rdu.unc.edu.ar:11086/29515
Acceder
id RDUUNC_18baf33e8db36af1f09b6978e548ffe7
oai_identifier_str oai:rdu.unc.edu.ar:11086/29515
network_acronym_str RDUUNC
repository_id_str 2572
network_name_str Repositorio Digital Universitario (UNC)
spelling IP Core Procesador de redes de Petri JerárquicasMicolini, OrlandoArlettaz, EmilianoBirocco Baudino, Sergio H.Cebollada, MarceloSincronizaciónHardwareTecnología Multi-CoreProcesamiento de tareas paralelasFil: Micolini, Orlando. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.Fil: Arlettaz, Emiliano. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.Fil: Birocco Baudino, Sergio H. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.Fil: Cebollada, Marcelo. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.La centralización de la sincronización de procesos mediante un IP-Core disminuye los tiempos requeridos para la labor de sincronización. La implementación de un procesador de Petri que ejecuta el formalismo de redes de Petri brinda una forma sencilla y efectiva de modelar, implementar, ejecutar y programar en forma directa sistemas reactivos con un alto grado de paralelismo. En este artículo se propone el desarrollo de un procesador de redes de Petri Jerárquicas (HPNP) implementado en un IP-Core, el cual, mantiene los beneficios del procesador de Petri, logra una notable reducción en los recursos de hardware utilizados y también la ejecución paralela de los procesos con el procesador de Petri. Esto último es posible gracias a la división de las redes de Petri y la implementación en hardware de un algoritmo que permite la comunicación entre las sub-redes resultantes.http://43jaiio.sadio.org.ar/proceedings/AST/Paper10_AST_Micolini.pdfFil: Micolini, Orlando. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.Fil: Arlettaz, Emiliano. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.Fil: Birocco Baudino, Sergio H. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.Fil: Cebollada, Marcelo. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.Hardware y Arquitectura de Computadoras2014info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionhttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf1850-2806http://hdl.handle.net/11086/29515spainfo:eu-repo/semantics/openAccessreponame:Repositorio Digital Universitario (UNC)instname:Universidad Nacional de Córdobainstacron:UNC2025-10-16T09:28:32Zoai:rdu.unc.edu.ar:11086/29515Institucionalhttps://rdu.unc.edu.ar/Universidad públicaNo correspondehttp://rdu.unc.edu.ar/oai/snrdoca.unc@gmail.comArgentinaNo correspondeNo correspondeNo correspondeopendoar:25722025-10-16 09:28:33.084Repositorio Digital Universitario (UNC) - Universidad Nacional de Córdobafalse
dc.title.none.fl_str_mv IP Core Procesador de redes de Petri Jerárquicas
title IP Core Procesador de redes de Petri Jerárquicas
spellingShingle IP Core Procesador de redes de Petri Jerárquicas
Micolini, Orlando
Sincronización
Hardware
Tecnología Multi-Core
Procesamiento de tareas paralelas
title_short IP Core Procesador de redes de Petri Jerárquicas
title_full IP Core Procesador de redes de Petri Jerárquicas
title_fullStr IP Core Procesador de redes de Petri Jerárquicas
title_full_unstemmed IP Core Procesador de redes de Petri Jerárquicas
title_sort IP Core Procesador de redes de Petri Jerárquicas
dc.creator.none.fl_str_mv Micolini, Orlando
Arlettaz, Emiliano
Birocco Baudino, Sergio H.
Cebollada, Marcelo
author Micolini, Orlando
author_facet Micolini, Orlando
Arlettaz, Emiliano
Birocco Baudino, Sergio H.
Cebollada, Marcelo
author_role author
author2 Arlettaz, Emiliano
Birocco Baudino, Sergio H.
Cebollada, Marcelo
author2_role author
author
author
dc.subject.none.fl_str_mv Sincronización
Hardware
Tecnología Multi-Core
Procesamiento de tareas paralelas
topic Sincronización
Hardware
Tecnología Multi-Core
Procesamiento de tareas paralelas
dc.description.none.fl_txt_mv Fil: Micolini, Orlando. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Fil: Arlettaz, Emiliano. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Fil: Birocco Baudino, Sergio H. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Fil: Cebollada, Marcelo. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
La centralización de la sincronización de procesos mediante un IP-Core disminuye los tiempos requeridos para la labor de sincronización. La implementación de un procesador de Petri que ejecuta el formalismo de redes de Petri brinda una forma sencilla y efectiva de modelar, implementar, ejecutar y programar en forma directa sistemas reactivos con un alto grado de paralelismo. En este artículo se propone el desarrollo de un procesador de redes de Petri Jerárquicas (HPNP) implementado en un IP-Core, el cual, mantiene los beneficios del procesador de Petri, logra una notable reducción en los recursos de hardware utilizados y también la ejecución paralela de los procesos con el procesador de Petri. Esto último es posible gracias a la división de las redes de Petri y la implementación en hardware de un algoritmo que permite la comunicación entre las sub-redes resultantes.
http://43jaiio.sadio.org.ar/proceedings/AST/Paper10_AST_Micolini.pdf
Fil: Micolini, Orlando. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Fil: Arlettaz, Emiliano. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Fil: Birocco Baudino, Sergio H. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Fil: Cebollada, Marcelo. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
Hardware y Arquitectura de Computadoras
description Fil: Micolini, Orlando. Universidad Nacional de Córdoba. Facultad de Ciencias Exactas, Físicas y Naturales. Laboratorio de Arquitectura de Computadoras; Argentina.
publishDate 2014
dc.date.none.fl_str_mv 2014
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv 1850-2806
http://hdl.handle.net/11086/29515
identifier_str_mv 1850-2806
url http://hdl.handle.net/11086/29515
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositorio Digital Universitario (UNC)
instname:Universidad Nacional de Córdoba
instacron:UNC
reponame_str Repositorio Digital Universitario (UNC)
collection Repositorio Digital Universitario (UNC)
instname_str Universidad Nacional de Córdoba
instacron_str UNC
institution UNC
repository.name.fl_str_mv Repositorio Digital Universitario (UNC) - Universidad Nacional de Córdoba
repository.mail.fl_str_mv oca.unc@gmail.com
_version_ 1846143332528422913
score 12.712165

Publicaciones similares