Cita APA

Chacón-Rodríguez, A., Martín-Pirchio, F. N., Julian, P. M., & Mandolesi, P. S. (2007). A Verilog HDL digital architecture for delay calculation. Web

Citación estilo Chicago

Chacón-Rodríguez, A., F. N. Martín-Pirchio, Pedro Marcelo Julian, and Pablo Sergio Mandolesi. A Verilog HDL Digital Architecture for Delay Calculation. 2007.

Cita MLA

Chacón-Rodríguez, A., F. N. Martín-Pirchio, Pedro Marcelo Julian, and Pablo Sergio Mandolesi. A Verilog HDL Digital Architecture for Delay Calculation. 2007.