Simulador de memoria cache - Aiello, Andrés (2002)
El proyecto consiste en el desarrollo de un programa simulador de arquitecturas de memoria cache que permite observar las tasas de aciertos y fallos en la memoria cache y los cambios en los tiempos de ejecución de programas en una computadora según la presencia o no de distintas configuraciones de tipo de memoria. Con este proyecto quisimos corroborar algunos de los resultados vistos en la materia Organización del Computador. El programa no solamente resultó ser útil para el propósito enunciado anteriormente sino que también constituye una herramienta didáctica muy efectiva para la enseñanza de la materia.