Optimización de Assembler utilizando List Scheduling

Autores
Barbuto, Gabriel; González Alvaredo, Emanuel; Grassi, Juan Pablo; Traverso, Patricio
Año de publicación
2002
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
La arquitectura del procesador Pentium I MMX de Intel presenta dos pipes de instrucciones paralelos, lo cual permite aumentar la velocidad de ejecución del código procesado. Sin embargo, no todas las instrucciones pueden aparearse en ambos pipes. Debido a que este hecho no es comúnmente considerado por los programadores y a que las reglas de apareamiento suelen ser complejas, es deseable contar con un optimizador automático que maximice el apareamiento del código assembler sin modificar su semántica, minimizando asi el tiempo de ejecución. Con este fin se presenta un optimizador automático basado en técnicas de List Scheduling, observándose un aumento significativo en la utilización de ambos pipes, con la consecuente disminucióon de los ciclos de máquina requeridos para la ejecución de distintos programas luego de la aplicación del mismo.
Sociedad Argentina de Informática e Investigación Operativa
Materia
Ciencias Informáticas
Optimización
Assembler
Apareamiento
Pipelining
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/183573
Acceder
id SEDICI_ba9e6341fff85d42197ab3519b6e6653
oai_identifier_str oai:sedici.unlp.edu.ar:10915/183573
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Optimización de Assembler utilizando List SchedulingBarbuto, GabrielGonzález Alvaredo, EmanuelGrassi, Juan PabloTraverso, PatricioCiencias InformáticasOptimizaciónAssemblerApareamientoPipeliningLa arquitectura del procesador Pentium I MMX de Intel presenta dos pipes de instrucciones paralelos, lo cual permite aumentar la velocidad de ejecución del código procesado. Sin embargo, no todas las instrucciones pueden aparearse en ambos pipes. Debido a que este hecho no es comúnmente considerado por los programadores y a que las reglas de apareamiento suelen ser complejas, es deseable contar con un optimizador automático que maximice el apareamiento del código assembler sin modificar su semántica, minimizando asi el tiempo de ejecución. Con este fin se presenta un optimizador automático basado en técnicas de List Scheduling, observándose un aumento significativo en la utilización de ambos pipes, con la consecuente disminucióon de los ciclos de máquina requeridos para la ejecución de distintos programas luego de la aplicación del mismo.Sociedad Argentina de Informática e Investigación Operativa2002-09info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf1-8http://sedici.unlp.edu.ar/handle/10915/183573spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-29T11:50:03Zoai:sedici.unlp.edu.ar:10915/183573Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-29 11:50:04.032SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Optimización de Assembler utilizando List Scheduling
title Optimización de Assembler utilizando List Scheduling
spellingShingle Optimización de Assembler utilizando List Scheduling
Barbuto, Gabriel
Ciencias Informáticas
Optimización
Assembler
Apareamiento
Pipelining
title_short Optimización de Assembler utilizando List Scheduling
title_full Optimización de Assembler utilizando List Scheduling
title_fullStr Optimización de Assembler utilizando List Scheduling
title_full_unstemmed Optimización de Assembler utilizando List Scheduling
title_sort Optimización de Assembler utilizando List Scheduling
dc.creator.none.fl_str_mv Barbuto, Gabriel
González Alvaredo, Emanuel
Grassi, Juan Pablo
Traverso, Patricio
author Barbuto, Gabriel
author_facet Barbuto, Gabriel
González Alvaredo, Emanuel
Grassi, Juan Pablo
Traverso, Patricio
author_role author
author2 González Alvaredo, Emanuel
Grassi, Juan Pablo
Traverso, Patricio
author2_role author
author
author
dc.subject.none.fl_str_mv Ciencias Informáticas
Optimización
Assembler
Apareamiento
Pipelining
topic Ciencias Informáticas
Optimización
Assembler
Apareamiento
Pipelining
dc.description.none.fl_txt_mv La arquitectura del procesador Pentium I MMX de Intel presenta dos pipes de instrucciones paralelos, lo cual permite aumentar la velocidad de ejecución del código procesado. Sin embargo, no todas las instrucciones pueden aparearse en ambos pipes. Debido a que este hecho no es comúnmente considerado por los programadores y a que las reglas de apareamiento suelen ser complejas, es deseable contar con un optimizador automático que maximice el apareamiento del código assembler sin modificar su semántica, minimizando asi el tiempo de ejecución. Con este fin se presenta un optimizador automático basado en técnicas de List Scheduling, observándose un aumento significativo en la utilización de ambos pipes, con la consecuente disminucióon de los ciclos de máquina requeridos para la ejecución de distintos programas luego de la aplicación del mismo.
Sociedad Argentina de Informática e Investigación Operativa
description La arquitectura del procesador Pentium I MMX de Intel presenta dos pipes de instrucciones paralelos, lo cual permite aumentar la velocidad de ejecución del código procesado. Sin embargo, no todas las instrucciones pueden aparearse en ambos pipes. Debido a que este hecho no es comúnmente considerado por los programadores y a que las reglas de apareamiento suelen ser complejas, es deseable contar con un optimizador automático que maximice el apareamiento del código assembler sin modificar su semántica, minimizando asi el tiempo de ejecución. Con este fin se presenta un optimizador automático basado en técnicas de List Scheduling, observándose un aumento significativo en la utilización de ambos pipes, con la consecuente disminucióon de los ciclos de máquina requeridos para la ejecución de distintos programas luego de la aplicación del mismo.
publishDate 2002
dc.date.none.fl_str_mv 2002-09
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/183573
url http://sedici.unlp.edu.ar/handle/10915/183573
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.format.none.fl_str_mv application/pdf
1-8
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1844616360423849984
score 13.070432

Publicaciones similares