Interfaz cerebro computadora basada en SoC

Autores
Oliva, Matías Javier; García, Pablo Andrés; Spinelli, Enrique Mario; Madou, Rocío
Año de publicación
2020
Idioma
español castellano
Tipo de recurso
documento de conferencia
Estado
versión publicada
Descripción
En general las implementaciones actuales de interfaces cerebro computadora consisten en una etapa de adquisición de biopotenciales y una PC. Esta estructura es muy flexible y apropiada para investigación, pero para usuarios finales es necesario migrar a un sistema embebido eliminando la PC del esquema. Esto permite soluciones compactas, con menor consumo y tiempo de arranque. Los estrictos requerimientos de procesamiento en tiempo real de este tipo de dispositivos justifican la elección de un sistema embebido heterogéneo para este propósito. En este trabajo se presenta un sistema de BCI basado en potenciales evocados estacionarios de estado estable desarrollado en un sistema SoC de10-nano provisto por Altera. Se describe el sistema implementado y se muestran resultados preliminares de su utilización para comandar un deletreador.
Instituto de Investigaciones en Electrónica, Control y Procesamiento de Señales
Materia
Ingeniería Electrónica
Interfaz cerebro computadora
Sistemas embebidos heterogéneos
Potenciales evocados estacionarios de estado estable
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/104568
Acceder
id SEDICI_9d3c7645c62f7ba0fae1b03dd6a9a905
oai_identifier_str oai:sedici.unlp.edu.ar:10915/104568
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Interfaz cerebro computadora basada en SoCOliva, Matías JavierGarcía, Pablo AndrésSpinelli, Enrique MarioMadou, RocíoIngeniería ElectrónicaInterfaz cerebro computadoraSistemas embebidos heterogéneosPotenciales evocados estacionarios de estado estableEn general las implementaciones actuales de interfaces cerebro computadora consisten en una etapa de adquisición de biopotenciales y una PC. Esta estructura es muy flexible y apropiada para investigación, pero para usuarios finales es necesario migrar a un sistema embebido eliminando la PC del esquema. Esto permite soluciones compactas, con menor consumo y tiempo de arranque. Los estrictos requerimientos de procesamiento en tiempo real de este tipo de dispositivos justifican la elección de un sistema embebido heterogéneo para este propósito. En este trabajo se presenta un sistema de BCI basado en potenciales evocados estacionarios de estado estable desarrollado en un sistema SoC de10-nano provisto por Altera. Se describe el sistema implementado y se muestran resultados preliminares de su utilización para comandar un deletreador.Instituto de Investigaciones en Electrónica, Control y Procesamiento de Señales2020info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/publishedVersionObjeto de conferenciahttp://purl.org/coar/resource_type/c_5794info:ar-repo/semantics/documentoDeConferenciaapplication/pdf2-4http://sedici.unlp.edu.ar/handle/10915/104568spainfo:eu-repo/semantics/altIdentifier/isbn/978-987-46297-7-7info:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-10-15T11:14:48Zoai:sedici.unlp.edu.ar:10915/104568Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-10-15 11:14:49.013SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Interfaz cerebro computadora basada en SoC
title Interfaz cerebro computadora basada en SoC
spellingShingle Interfaz cerebro computadora basada en SoC
Oliva, Matías Javier
Ingeniería Electrónica
Interfaz cerebro computadora
Sistemas embebidos heterogéneos
Potenciales evocados estacionarios de estado estable
title_short Interfaz cerebro computadora basada en SoC
title_full Interfaz cerebro computadora basada en SoC
title_fullStr Interfaz cerebro computadora basada en SoC
title_full_unstemmed Interfaz cerebro computadora basada en SoC
title_sort Interfaz cerebro computadora basada en SoC
dc.creator.none.fl_str_mv Oliva, Matías Javier
García, Pablo Andrés
Spinelli, Enrique Mario
Madou, Rocío
author Oliva, Matías Javier
author_facet Oliva, Matías Javier
García, Pablo Andrés
Spinelli, Enrique Mario
Madou, Rocío
author_role author
author2 García, Pablo Andrés
Spinelli, Enrique Mario
Madou, Rocío
author2_role author
author
author
dc.subject.none.fl_str_mv Ingeniería Electrónica
Interfaz cerebro computadora
Sistemas embebidos heterogéneos
Potenciales evocados estacionarios de estado estable
topic Ingeniería Electrónica
Interfaz cerebro computadora
Sistemas embebidos heterogéneos
Potenciales evocados estacionarios de estado estable
dc.description.none.fl_txt_mv En general las implementaciones actuales de interfaces cerebro computadora consisten en una etapa de adquisición de biopotenciales y una PC. Esta estructura es muy flexible y apropiada para investigación, pero para usuarios finales es necesario migrar a un sistema embebido eliminando la PC del esquema. Esto permite soluciones compactas, con menor consumo y tiempo de arranque. Los estrictos requerimientos de procesamiento en tiempo real de este tipo de dispositivos justifican la elección de un sistema embebido heterogéneo para este propósito. En este trabajo se presenta un sistema de BCI basado en potenciales evocados estacionarios de estado estable desarrollado en un sistema SoC de10-nano provisto por Altera. Se describe el sistema implementado y se muestran resultados preliminares de su utilización para comandar un deletreador.
Instituto de Investigaciones en Electrónica, Control y Procesamiento de Señales
description En general las implementaciones actuales de interfaces cerebro computadora consisten en una etapa de adquisición de biopotenciales y una PC. Esta estructura es muy flexible y apropiada para investigación, pero para usuarios finales es necesario migrar a un sistema embebido eliminando la PC del esquema. Esto permite soluciones compactas, con menor consumo y tiempo de arranque. Los estrictos requerimientos de procesamiento en tiempo real de este tipo de dispositivos justifican la elección de un sistema embebido heterogéneo para este propósito. En este trabajo se presenta un sistema de BCI basado en potenciales evocados estacionarios de estado estable desarrollado en un sistema SoC de10-nano provisto por Altera. Se describe el sistema implementado y se muestran resultados preliminares de su utilización para comandar un deletreador.
publishDate 2020
dc.date.none.fl_str_mv 2020
dc.type.none.fl_str_mv info:eu-repo/semantics/conferenceObject
info:eu-repo/semantics/publishedVersion
Objeto de conferencia
http://purl.org/coar/resource_type/c_5794
info:ar-repo/semantics/documentoDeConferencia
format conferenceObject
status_str publishedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/104568
url http://sedici.unlp.edu.ar/handle/10915/104568
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eu-repo/semantics/altIdentifier/isbn/978-987-46297-7-7
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-sa/4.0/
Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.format.none.fl_str_mv application/pdf
2-4
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1846064205772357632
score 13.22299

Publicaciones similares