Aceleración del algoritmo Floyd-Warshall sobre Intel Xeon Phi KNL

Autores
Costi, Ulises
Año de publicación
2020
Idioma
español castellano
Tipo de recurso
tesis de grado
Estado
versión aceptada
Colaborador/a o director/a de tesis
Rucci, Enzo
Chichizola, Franco
Descripción
Desde hace años, los aceleradores van tomando mayor protagonismo en la comunidad de HPC. Con la introducción de los Xeon Phi de segunda generación, con nombre en código Knights Landing (KNL), la comunidad dispone de un nuevo acelerador x86 que trae importantes mejoras con respecto a su predecesor. Entre ellas se destacan la ejecución fuera de orden, la duplicación de la cantidad de VPUs, y la integración de una memoria de alto ancho de banda. Una de las áreas bien conocidas por demandar gran poder de cómputo es la teoría de grafos, siendo el algoritmo Floyd-Warshall (FW) un caso bien conocido de la misma. La popularidad y alta demanda computacional de FW lo vuelve un caso interesante de análisis en HPC. Es por este motivo que esta tesina se enfoca en evaluar el uso de arquitectura Xeon Phi KNL para acelerar el algoritmo FW. Partiendo de una versión paralela “clásica” de FW, se muestra cómo aumenta el rendimiento con cada optimización aplicada hasta llegar a la solución optimizada, con la cual se logró un pico de 1039 GFLOPS. Complementariamente, se analizaron diferentes variantes de la implementación, con el fin de evaluar su utilidad en distintos escenarios alternativos. Por último, el código se encuentra disponible para beneficio de la comunidad académica, científica y productiva.
Licenciado en Informática
Universidad Nacional de La Plata
Facultad de Informática
Materia
Ciencias Informáticas
Xeon Phi
Knights Landing
Floyd-Warshal
AVX-512
MCDRAM
HPC
Hyper-Threading
grafo
caminos mínimos
Nivel de accesibilidad
acceso abierto
Condiciones de uso
http://creativecommons.org/licenses/by-sa/4.0/
Repositorio
SEDICI (UNLP)
Institución
Universidad Nacional de La Plata
OAI Identificador
oai:sedici.unlp.edu.ar:10915/109801
Acceder
id SEDICI_80ace81e78055a68dd845d08776ed1a4
oai_identifier_str oai:sedici.unlp.edu.ar:10915/109801
network_acronym_str SEDICI
repository_id_str 1329
network_name_str SEDICI (UNLP)
spelling Aceleración del algoritmo Floyd-Warshall sobre Intel Xeon Phi KNLCosti, UlisesCiencias InformáticasXeon PhiKnights LandingFloyd-WarshalAVX-512MCDRAMHPCHyper-Threadinggrafocaminos mínimosDesde hace años, los aceleradores van tomando mayor protagonismo en la comunidad de HPC. Con la introducción de los Xeon Phi de segunda generación, con nombre en código Knights Landing (KNL), la comunidad dispone de un nuevo acelerador x86 que trae importantes mejoras con respecto a su predecesor. Entre ellas se destacan la ejecución fuera de orden, la duplicación de la cantidad de VPUs, y la integración de una memoria de alto ancho de banda. Una de las áreas bien conocidas por demandar gran poder de cómputo es la teoría de grafos, siendo el algoritmo Floyd-Warshall (FW) un caso bien conocido de la misma. La popularidad y alta demanda computacional de FW lo vuelve un caso interesante de análisis en HPC. Es por este motivo que esta tesina se enfoca en evaluar el uso de arquitectura Xeon Phi KNL para acelerar el algoritmo FW. Partiendo de una versión paralela “clásica” de FW, se muestra cómo aumenta el rendimiento con cada optimización aplicada hasta llegar a la solución optimizada, con la cual se logró un pico de 1039 GFLOPS. Complementariamente, se analizaron diferentes variantes de la implementación, con el fin de evaluar su utilidad en distintos escenarios alternativos. Por último, el código se encuentra disponible para beneficio de la comunidad académica, científica y productiva.Licenciado en InformáticaUniversidad Nacional de La PlataFacultad de InformáticaRucci, EnzoChichizola, Franco2020-11-11info:eu-repo/semantics/bachelorThesisinfo:eu-repo/semantics/acceptedVersionTesis de gradohttp://purl.org/coar/resource_type/c_7a1finfo:ar-repo/semantics/tesisDeGradoapplication/pdfhttp://sedici.unlp.edu.ar/handle/10915/109801spainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-sa/4.0/Creative Commons Attribution-ShareAlike 4.0 International (CC BY-SA 4.0)reponame:SEDICI (UNLP)instname:Universidad Nacional de La Platainstacron:UNLP2025-09-29T11:24:49Zoai:sedici.unlp.edu.ar:10915/109801Institucionalhttp://sedici.unlp.edu.ar/Universidad públicaNo correspondehttp://sedici.unlp.edu.ar/oai/snrdalira@sedici.unlp.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:13292025-09-29 11:24:49.86SEDICI (UNLP) - Universidad Nacional de La Platafalse
dc.title.none.fl_str_mv Aceleración del algoritmo Floyd-Warshall sobre Intel Xeon Phi KNL
title Aceleración del algoritmo Floyd-Warshall sobre Intel Xeon Phi KNL
spellingShingle Aceleración del algoritmo Floyd-Warshall sobre Intel Xeon Phi KNL
Costi, Ulises
Ciencias Informáticas
Xeon Phi
Knights Landing
Floyd-Warshal
AVX-512
MCDRAM
HPC
Hyper-Threading
grafo
caminos mínimos
title_short Aceleración del algoritmo Floyd-Warshall sobre Intel Xeon Phi KNL
title_full Aceleración del algoritmo Floyd-Warshall sobre Intel Xeon Phi KNL
title_fullStr Aceleración del algoritmo Floyd-Warshall sobre Intel Xeon Phi KNL
title_full_unstemmed Aceleración del algoritmo Floyd-Warshall sobre Intel Xeon Phi KNL
title_sort Aceleración del algoritmo Floyd-Warshall sobre Intel Xeon Phi KNL
dc.creator.none.fl_str_mv Costi, Ulises
author Costi, Ulises
author_facet Costi, Ulises
author_role author
dc.contributor.none.fl_str_mv Rucci, Enzo
Chichizola, Franco
dc.subject.none.fl_str_mv Ciencias Informáticas
Xeon Phi
Knights Landing
Floyd-Warshal
AVX-512
MCDRAM
HPC
Hyper-Threading
grafo
caminos mínimos
topic Ciencias Informáticas
Xeon Phi
Knights Landing
Floyd-Warshal
AVX-512
MCDRAM
HPC
Hyper-Threading
grafo
caminos mínimos
dc.description.none.fl_txt_mv Desde hace años, los aceleradores van tomando mayor protagonismo en la comunidad de HPC. Con la introducción de los Xeon Phi de segunda generación, con nombre en código Knights Landing (KNL), la comunidad dispone de un nuevo acelerador x86 que trae importantes mejoras con respecto a su predecesor. Entre ellas se destacan la ejecución fuera de orden, la duplicación de la cantidad de VPUs, y la integración de una memoria de alto ancho de banda. Una de las áreas bien conocidas por demandar gran poder de cómputo es la teoría de grafos, siendo el algoritmo Floyd-Warshall (FW) un caso bien conocido de la misma. La popularidad y alta demanda computacional de FW lo vuelve un caso interesante de análisis en HPC. Es por este motivo que esta tesina se enfoca en evaluar el uso de arquitectura Xeon Phi KNL para acelerar el algoritmo FW. Partiendo de una versión paralela “clásica” de FW, se muestra cómo aumenta el rendimiento con cada optimización aplicada hasta llegar a la solución optimizada, con la cual se logró un pico de 1039 GFLOPS. Complementariamente, se analizaron diferentes variantes de la implementación, con el fin de evaluar su utilidad en distintos escenarios alternativos. Por último, el código se encuentra disponible para beneficio de la comunidad académica, científica y productiva.
Licenciado en Informática
Universidad Nacional de La Plata
Facultad de Informática
description Desde hace años, los aceleradores van tomando mayor protagonismo en la comunidad de HPC. Con la introducción de los Xeon Phi de segunda generación, con nombre en código Knights Landing (KNL), la comunidad dispone de un nuevo acelerador x86 que trae importantes mejoras con respecto a su predecesor. Entre ellas se destacan la ejecución fuera de orden, la duplicación de la cantidad de VPUs, y la integración de una memoria de alto ancho de banda. Una de las áreas bien conocidas por demandar gran poder de cómputo es la teoría de grafos, siendo el algoritmo Floyd-Warshall (FW) un caso bien conocido de la misma. La popularidad y alta demanda computacional de FW lo vuelve un caso interesante de análisis en HPC. Es por este motivo que esta tesina se enfoca en evaluar el uso de arquitectura Xeon Phi KNL para acelerar el algoritmo FW. Partiendo de una versión paralela “clásica” de FW, se muestra cómo aumenta el rendimiento con cada optimización aplicada hasta llegar a la solución optimizada, con la cual se logró un pico de 1039 GFLOPS. Complementariamente, se analizaron diferentes variantes de la implementación, con el fin de evaluar su utilidad en distintos escenarios alternativos. Por último, el código se encuentra disponible para beneficio de la comunidad académica, científica y productiva.
publishDate 2020
dc.date.none.fl_str_mv 2020-11-11
dc.type.none.fl_str_mv info:eu-repo/semantics/bachelorThesis
info:eu-repo/semantics/acceptedVersion
Tesis de grado
http://purl.org/coar/resource_type/c_7a1f
info:ar-repo/semantics/tesisDeGrado
format bachelorThesis
status_str acceptedVersion
dc.identifier.none.fl_str_mv http://sedici.unlp.edu.ar/handle/10915/109801
url http://sedici.unlp.edu.ar/handle/10915/109801
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
http://creativecommons.org/licenses/by-sa/4.0/
Creative Commons Attribution-ShareAlike 4.0 International (CC BY-SA 4.0)
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-sa/4.0/
Creative Commons Attribution-ShareAlike 4.0 International (CC BY-SA 4.0)
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:SEDICI (UNLP)
instname:Universidad Nacional de La Plata
instacron:UNLP
reponame_str SEDICI (UNLP)
collection SEDICI (UNLP)
instname_str Universidad Nacional de La Plata
instacron_str UNLP
institution UNLP
repository.name.fl_str_mv SEDICI (UNLP) - Universidad Nacional de La Plata
repository.mail.fl_str_mv alira@sedici.unlp.edu.ar
_version_ 1844616125738909696
score 13.070432

Publicaciones similares