Bloques de generación de reloj y trasmisión de datos de alta velocidad

• Autores: Falcón, Alfredo Angel
• Año de publicación: 2018
• Idioma: español castellano
• Tipo de recurso: tesis de maestría
• Colaborador/a o director/a de tesis: Mandolesi, Pablo Sergio
• Materia: Ingeniería; Electrónica; Circuitos integrados; Transmisión de datos digitales; Lazo de seguimiento de fase; Transmisor LVDS; Low voltage Diferential Signal; Phase Look Loop
• Institución: Universidad Nacional del Sur

Desde hace más de una década el Grupo de Investigación en Sistemas Electrónicos y Electromectrónicos (GISEE) de la Universidad Nacional del Sur dise~na y ensaya circuitos integrados en sus distintas líneas de investigación. La fabricación de éstos ha sido posible a través de convenios específicos entre la Universidad y compañías que proveen el acceso a los procesos a escala de prototipado con fines educativos, de investigación o comercialización a baja escala. Durante el desarrollo de la investigación para acceder al título de doctorado se encontró que para realizar el prototipo de prueba de concepto era necesario realizar funciones digitales y trasmitir datos a la máxima frecuencia permitida por la tecnología. Detectada esta necesidad se comenzó con el dise~no de dos bloques, un transmisor de datos digitales y un generador de reloj. Entre las características técnicas más importantes del transmisor de datos se puede destacar la compatibilidad con los dispositivos FPGA disponibles en el laboratorio. Por el lado del generador de reloj, la característica más importante a destacar es la posibilidad de variar la frecuencia de salida mediante la configuración de una palabra digital. A medida que se avanzaba en las tareas de diseño de ambos bloques se propuso la idea de documentar el trabajo con dos fines sumamente importantes. El primero es la disponibilidad de los resultados obtenidos como bloques de propiedad intelectual para cualquier otro miembro del grupo pudiera utilizarlos. El segundo, detallar y documenta el proceso de diseño facilita la migración del dise~no a otro proceso de fabricación en caso de ser necesario. El objetivo de este trabajo es dise~nar y fabricar un sistema de trasmisión de datos digitales y un bloque de generación de reloj reutilizables por otros miembros del grupo de investigación.
Since more than ten years ago the Electronic and Electromechatronics Systems Research Group (GISEE) from Universidad Nacional del Sur design and measure integraded circuits IC in several diferents investigation topics. The fabrication have been posible thougth agreements between the university and different company, who provides acces to severals integration procces for low volume with educational and reserch purposes. A proof of concept prototype, for doctoral thesis, requires a high speed digital data transmitter and a clock generator working at the speed limit the best available tecnology. The transmitter main characteristics is the compatibility with the FPGA available at the lab. The clock generator must be able to change the output frequency using a digital word. This work have two main objetives. First, create common blocks for digital high speed systems and share it with other group membres who needed it. Second, the build an apropiated documentation to migrate the design to other technology if it is needed.
Fil: Falcón, Alfredo Angel. Universidad Nacional del Sur. Departamento de Ingeniería Eléctrica y de Computadoras; Argentina