Penalidades en lecturas no alineadas dentro de Microcontroladores RISC-V

Autores
Gho, Edgardo
Año de publicación
2022
Idioma
español castellano
Tipo de recurso
artículo
Estado
versión publicada
Descripción
La arquitectura RISC-V fue concebida con el fin de evitar los problemas de sobrecarga de instrucciones de las arquitecturas x86 y ARM. Su definición es abierta dejando librado los detalles de la microarquitectura al diseñador del procesador. Las implementaciones de microcontroladores RISC-V se comportan de manera distinta en cuanto a los accesos a datos de forma no alineada. Si bien los compiladores buscan evitar este tipo de accesos, determinadas estructuras de datos requieren los mismos en ámbitos donde la memoria es limitada. En este artículo se estudia la implementación de tres microarquitecturas RISC-V en cuanto a los accesos a memoria no alineados y se plantea un código que permite salvar la ejecución de programas que realizan accesos no alineados cuando la microarquitectura no tiene soporte para los mismos. En los casos donde la microarquitectura soporta accesos no alineados se estudia el impacto en la eficiencia de ejecución de instrucciones.
Fil: Gho, Edgardo. Universidad Nacional de La Matanza; Argentina.
Fuente
ISSN: 2525-1333
Revista de investigación del departamento de Ingeniería e Investigaciones Tecnológicas. 2022, 7(1) : 1-9
Materia
SOPORTE LOGICO
PROGRAMAS DE COMPUTADORA
Nivel de accesibilidad
acceso abierto
Condiciones de uso
https://creativecommons.org/licenses/by-nc/2.5/ar/
Repositorio
Repositorio Digital UNLaM
Institución
Universidad Nacional de La Matanza
OAI Identificador
oai:repositoriocyt.unlam.edu.ar:123456789/1405
Acceder
id RDUNLAM_420b6cc7d578c3f8a4201048560956c2
oai_identifier_str oai:repositoriocyt.unlam.edu.ar:123456789/1405
network_acronym_str RDUNLAM
repository_id_str a
network_name_str Repositorio Digital UNLaM
spelling Penalidades en lecturas no alineadas dentro de Microcontroladores RISC-VGho, EdgardoSOPORTE LOGICOPROGRAMAS DE COMPUTADORALa arquitectura RISC-V fue concebida con el fin de evitar los problemas de sobrecarga de instrucciones de las arquitecturas x86 y ARM. Su definición es abierta dejando librado los detalles de la microarquitectura al diseñador del procesador. Las implementaciones de microcontroladores RISC-V se comportan de manera distinta en cuanto a los accesos a datos de forma no alineada. Si bien los compiladores buscan evitar este tipo de accesos, determinadas estructuras de datos requieren los mismos en ámbitos donde la memoria es limitada. En este artículo se estudia la implementación de tres microarquitecturas RISC-V en cuanto a los accesos a memoria no alineados y se plantea un código que permite salvar la ejecución de programas que realizan accesos no alineados cuando la microarquitectura no tiene soporte para los mismos. En los casos donde la microarquitectura soporta accesos no alineados se estudia el impacto en la eficiencia de ejecución de instrucciones.Fil: Gho, Edgardo. Universidad Nacional de La Matanza; Argentina.Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas20222023-03-31T22:17:11Z2023-03-31T22:17:11Zinfo:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionhttp://purl.org/coar/resource_type/c_6501info:ar-repo/semantics/articuloapplication/pdf9 p.application/pdfGho, E. (2022). Penalidades en lecturas no alineadas dentro de Microcontroladores RISC-V. Revista Digital del Departamento de Ingeniería e Investigaciones Tecnológicas, 7(1), 1-9. https://doi.org/10.54789/reddi.7.1.2http://repositoriocyt.unlam.edu.ar/handle/123456789/1405ISSN: 2525-1333Revista de investigación del departamento de Ingeniería e Investigaciones Tecnológicas. 2022, 7(1) : 1-9reponame:Repositorio Digital UNLaMinstname:Universidad Nacional de La Matanzaspainfo:eurepo/semantics/altIdentifier/doi/10.54789/reddi.7.1.2info:eu-repo/semantics/openAccesshttps://creativecommons.org/licenses/by-nc/2.5/ar/Licencia Creative Commons Atribución-NoComercial 2.5 Argentina (CC BY NC 2.5 AR)2025-09-29T14:28:36Zoai:repositoriocyt.unlam.edu.ar:123456789/1405instacron:UNLaMInstitucionalhttps://repositoriocyt.unlam.edu.ar/Universidad públicaNo correspondehttps://repositoriocyt.unlam.edu.ar/oaicytunlam@gmail.comArgentinaNo correspondeNo correspondeNo correspondeopendoar:a2025-09-29 14:28:36.239Repositorio Digital UNLaM - Universidad Nacional de La Matanzafalse
dc.title.none.fl_str_mv Penalidades en lecturas no alineadas dentro de Microcontroladores RISC-V
title Penalidades en lecturas no alineadas dentro de Microcontroladores RISC-V
spellingShingle Penalidades en lecturas no alineadas dentro de Microcontroladores RISC-V
Gho, Edgardo
SOPORTE LOGICO
PROGRAMAS DE COMPUTADORA
title_short Penalidades en lecturas no alineadas dentro de Microcontroladores RISC-V
title_full Penalidades en lecturas no alineadas dentro de Microcontroladores RISC-V
title_fullStr Penalidades en lecturas no alineadas dentro de Microcontroladores RISC-V
title_full_unstemmed Penalidades en lecturas no alineadas dentro de Microcontroladores RISC-V
title_sort Penalidades en lecturas no alineadas dentro de Microcontroladores RISC-V
dc.creator.none.fl_str_mv Gho, Edgardo
author Gho, Edgardo
author_facet Gho, Edgardo
author_role author
dc.subject.none.fl_str_mv SOPORTE LOGICO
PROGRAMAS DE COMPUTADORA
topic SOPORTE LOGICO
PROGRAMAS DE COMPUTADORA
dc.description.none.fl_txt_mv La arquitectura RISC-V fue concebida con el fin de evitar los problemas de sobrecarga de instrucciones de las arquitecturas x86 y ARM. Su definición es abierta dejando librado los detalles de la microarquitectura al diseñador del procesador. Las implementaciones de microcontroladores RISC-V se comportan de manera distinta en cuanto a los accesos a datos de forma no alineada. Si bien los compiladores buscan evitar este tipo de accesos, determinadas estructuras de datos requieren los mismos en ámbitos donde la memoria es limitada. En este artículo se estudia la implementación de tres microarquitecturas RISC-V en cuanto a los accesos a memoria no alineados y se plantea un código que permite salvar la ejecución de programas que realizan accesos no alineados cuando la microarquitectura no tiene soporte para los mismos. En los casos donde la microarquitectura soporta accesos no alineados se estudia el impacto en la eficiencia de ejecución de instrucciones.
Fil: Gho, Edgardo. Universidad Nacional de La Matanza; Argentina.
description La arquitectura RISC-V fue concebida con el fin de evitar los problemas de sobrecarga de instrucciones de las arquitecturas x86 y ARM. Su definición es abierta dejando librado los detalles de la microarquitectura al diseñador del procesador. Las implementaciones de microcontroladores RISC-V se comportan de manera distinta en cuanto a los accesos a datos de forma no alineada. Si bien los compiladores buscan evitar este tipo de accesos, determinadas estructuras de datos requieren los mismos en ámbitos donde la memoria es limitada. En este artículo se estudia la implementación de tres microarquitecturas RISC-V en cuanto a los accesos a memoria no alineados y se plantea un código que permite salvar la ejecución de programas que realizan accesos no alineados cuando la microarquitectura no tiene soporte para los mismos. En los casos donde la microarquitectura soporta accesos no alineados se estudia el impacto en la eficiencia de ejecución de instrucciones.
publishDate 2022
dc.date.none.fl_str_mv 2022
2023-03-31T22:17:11Z
2023-03-31T22:17:11Z
dc.type.none.fl_str_mv info:eu-repo/semantics/article
info:eu-repo/semantics/publishedVersion
http://purl.org/coar/resource_type/c_6501
info:ar-repo/semantics/articulo
format article
status_str publishedVersion
dc.identifier.none.fl_str_mv Gho, E. (2022). Penalidades en lecturas no alineadas dentro de Microcontroladores RISC-V. Revista Digital del Departamento de Ingeniería e Investigaciones Tecnológicas, 7(1), 1-9. https://doi.org/10.54789/reddi.7.1.2
http://repositoriocyt.unlam.edu.ar/handle/123456789/1405
identifier_str_mv Gho, E. (2022). Penalidades en lecturas no alineadas dentro de Microcontroladores RISC-V. Revista Digital del Departamento de Ingeniería e Investigaciones Tecnológicas, 7(1), 1-9. https://doi.org/10.54789/reddi.7.1.2
url http://repositoriocyt.unlam.edu.ar/handle/123456789/1405
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv info:eurepo/semantics/altIdentifier/doi/10.54789/reddi.7.1.2
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
https://creativecommons.org/licenses/by-nc/2.5/ar/
Licencia Creative Commons Atribución-NoComercial 2.5 Argentina (CC BY NC 2.5 AR)
eu_rights_str_mv openAccess
rights_invalid_str_mv https://creativecommons.org/licenses/by-nc/2.5/ar/
Licencia Creative Commons Atribución-NoComercial 2.5 Argentina (CC BY NC 2.5 AR)
dc.format.none.fl_str_mv application/pdf
9 p.
application/pdf
dc.publisher.none.fl_str_mv Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas
publisher.none.fl_str_mv Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas
dc.source.none.fl_str_mv ISSN: 2525-1333
Revista de investigación del departamento de Ingeniería e Investigaciones Tecnológicas. 2022, 7(1) : 1-9
reponame:Repositorio Digital UNLaM
instname:Universidad Nacional de La Matanza
reponame_str Repositorio Digital UNLaM
collection Repositorio Digital UNLaM
instname_str Universidad Nacional de La Matanza
repository.name.fl_str_mv Repositorio Digital UNLaM - Universidad Nacional de La Matanza
repository.mail.fl_str_mv cytunlam@gmail.com
_version_ 1844621527904944128
score 12.559606

Publicaciones similares